應用犧牲材料在半導體結構中形成穿過晶片互連的方法及通過該方法形成的半導體結構技術

制造半導體結構的方法，包括在通路凹槽（112）之內設置犧牲材料（132），在半導體結構中形成穿過晶片互連的第一部分（174），以及用導電材料代替犧牲材料，從而形成穿過晶片互連的第二部分（212）。通過該方法形成半導體結構。例如，半導體結構可以包括在通路凹槽之內的犧牲材料，和對準所述通路凹槽的穿過晶片互連的第一部分。半導體結構包括由兩個或更多個部分組成的穿過晶片互連，所述兩個或更多個部分在各部分之間具有邊界。

【技術實現步驟摘要】
【國外來華專利技術】
本專利技術基本涉及形成包括穿過晶片互連(through wafer interconnect)的半導體結構的方法，并且涉及通過該方法形成的半導體結構。
技術介紹
半導體結構包括采用半導體材料的器件(也即，半導體器件)，比如電子信號處理器、存儲器、光電器件(例如，發光二極管(LED)、激光二極管、太陽能電池等)、微米器件和納米器件等，并且半導體結構在此類器件的制造過程中得以形成。在此類半導體結構中，將一個半導體結構電聯接和/或在結構上聯接到另一個器件或結構(例如，另一個半導體結構)通常是必須的或可取的。該過程(其中將半導體結構聯接到另一個器件或結構)通常被稱為三維(3D)集成過程。兩個或更多的半導體結構的3D集成可以對微電子應用產生很多好處。例如，微電子組件的3D集成可以引起改進的電氣性能和降低功耗，同時減小了器件的腳印(footprint)的區域。例如，參見P.Garrou等人的“The Handbook of3D Integration”,Wiley-VCH(2008)。半導體結構的3D集成可以通過半導體芯片到一個或更多個另外的半導體芯片(也即，芯片到芯片(D2D))的附接、半導體芯片與一個或更多個半導體晶片(也即，芯片到晶片(D2W))的附接，以及半導體晶片到一個或更多個另外的半導體晶片(也即，晶片到晶片(W2W))的附接，或上述附接的組合來進行。通常，單個半導體芯片或晶片可能相對較薄，并且對于處理芯片或晶片，難以操作設備。因此，可以將所謂的“載體”芯片或晶片附接到實際的芯片或晶片，該芯片或晶片包括其中操作半導體器件的有源組件和無源組件。載體芯片或晶片通常不包括待形成的任何半導體器件的有源組件或無源組件。該載體芯片和晶片在此被稱為“載體襯底”。載體襯底增加了芯片或晶片的整體厚度，并且通過處理設備來方便該芯片或晶片的操作，該處理設備用于處理在附接到載體襯底的該芯片或晶片中的有源組件和/或無源組件，該芯片或晶片將包括待制造在其上的半導體器件的有源組件和無源組件。眾所周知，本文中采用的“穿過晶片互連”或“TWI”是指在半導體結構中的有源組件之間建立電氣連接，并且建立半導體結構所附接的另一個器件或結構的導電特性。穿過晶片互連是延長穿過半導體結構的至少一部分的導電通道。
技術實現思路
在一些實施方案中，本專利技術包括制造半導體結構的方法。可以在延伸且部分地穿過半導體結構的至少一個通路凹槽之內設置犧牲材料；可以在半導體結構中形成至少一個穿過晶片互連的第一部分。可以使所述至少一個穿過晶片互連的第一部分對準所述至少一個通路凹槽。可以用導電材料代替在所述至少一個通路凹槽之內的所述犧牲材料，以便形成與所述至少一個穿過晶片互連的第一部分電氣接觸的至少一個穿過晶片互連的第二部分。本專利技術還包括制造半導體結構的方法的另外的實施方案。根據這些方法，在延伸到半導體結構的表面的至少一個通路凹槽之內設置犧牲材料。可以在遍于所述半導體結構的表面之上設置半導體材料層，并且可以應用所述半導體材料層來制造至少一個器件結構。形成延伸且穿過所述半導體材料層的至少一個穿過晶片互連的第一部分。可以從相對所述半導體材料層的所述半導體結構的側面來減薄所述半導體結構。可以從所述半導體結構中的所述至少一個通路凹槽之內移除所述犧牲材料，并且可以在通路凹槽之內暴露所述至少一個穿過晶片互連的第一部分；可以在通路凹槽之內設置導電材料，從而形成至少一個穿過晶片互連的第二部分。在另外的實施方案中，本專利技術包括通過本文所公開的方法形成的半導體結構。例如，在一些實施方案中，半導體結構包括犧牲材料、半導體材料以及至少一個器件結構，所述犧牲材料位于在從半導體結構的表面延伸且部分地穿過半導體結構中的至少一個通路凹槽之內，所述半導體材料層設置在遍于所述半導體結構的表面之上，所述至少一個器件結構包括設置在遍于所述半導體結構的表面之上的所述半導體材料的至少一部分。至少一個穿過晶片互連的第一部分延伸且穿過設置在遍于所述半導體結構的表面之上的所述半導體材料，并且所述至少一個穿過晶片互連的第一部分對準所述至少一個通路凹槽。在另外的實施方案中，本專利技術包括半導體結構，所述半導體結構包括有源表面、后表面、位于所述有源表面與所述后表面之間的半導體結構之內的至少一個晶體管以及至少一個穿過晶片互連，所述至少一個穿過晶片互連從所述有源表面和所述后表面中的至少一個延伸且至少部分地穿過所述半導體結構。所述至少一個穿過晶片互連包括第一部分、第二部分以及能識別邊界，所述能識別邊界在所述第一部分的微觀結構和所述第二部分的微觀結構之間。附圖說明雖然本說明書包括權利要求特別指出并明確要求的內容被認為是本專利技術的實施方案，但當結合所附附圖來理解時，可以從本專利技術的實施方案的某些實例的描述中更容易確定本專利技術的實施方案的優點，其中:圖1為半導體結構的一部分的簡化的側面剖視圖；圖2為另一個半導體結構的一部分的簡化的側面剖視圖，該部分可以通過設置部分地穿過圖1的半導體結構的通路凹槽得以形成；圖3為另一個半導體結構的一部分的簡化的側面剖視圖，該部分可以通過在圖2的半導體結構的暴露表面上或遍于圖2的半導體結構的暴露表面之上設置介質材料得以形成，該暴露表面在半導體結構中的通路凹槽之內；圖4為另一個半導體結構的一部分的簡化的側面剖視圖，該部分可以通過在圖3的半導體結構的通路凹槽之內設置材料(比如多晶硅)得以形成；圖5為已鍵合的半導體結構的一部分的簡化的側面剖視圖，該部分可以通過將另一個半導體結構鍵合到圖4的半導體結構得以形成；圖6為另一個半導體結構的簡化的側面剖視圖，該部分可以通過在圖5的已鍵合的半導體結構中減薄另一個半導體結構得以形成；圖7是另一個半導體結構的一部分的放大圖，該部分可以通過在圖6的已鍵合的半導體結構中和/或在圖6的已鍵合的半導體結構上制造晶體管和淺溝道隔離結構得以形成；圖8是另一個半導體結構的一部分的放大圖，該部分可以通過在遍于圖7的半導體結構之上設置介質材料層，并通過設置穿過該半導體結構的穿過晶片互連的部分得以形成；圖9是另一個半導體結構的一部分的放大圖，該部分可以通過在遍于圖8的半導體結構的表面之上制造包括導電結構一層或多層得以形成；圖10是另一個半導體結構的一部分的放大圖，該部分可以通過將圖9的半導體結構鍵合到載體襯底得以形成；圖11是另一個半導體結構的一部分的放大圖，該部分可以通過從圖10的半導體結構的通路凹槽之內移除多晶硅材料得以形成；圖12是另一個半導體結構的一部分的放大圖，該部分可以通過在圖11的半導體結構的通路凹槽之內設置導電材料以便在其中形成穿過晶片互連的另外部分得以形成；圖13是另一個半導體結構的一部分的放大圖，該部分可以通過從圖12的半導體結構移除載體襯底，并通過遍于在其中的穿過晶片互連的暴露端部之上設置導電凸塊得以形成；圖14到圖16顯示了另外的方法，該方法可以用于處理與圖10中所示半導體同樣的半導體以及與圖11中所示半導體結構同樣的半導體結構；以及圖17到圖20還顯示了另外的方法，該方法可以用于處理與圖10中所示半導體同樣的半導體以及與圖11中所示半導體結構同樣的半導體結構。具體實施例方式隨后的描述提供了特定的細節，比如材料類型和處理條件，以便提供本公開的實施方案的透徹描述及其實施。然而，本領本文檔來自技高網...

【技術保護點】

【技術特征摘要】
【國外來華專利技術】2010.09.23 FR 1057676;2010.09.10 US 12/879,6371.一種制造半導體結構的方法，包括: 在延伸且部分地穿過半導體結構的至少一個通路凹槽之內設置犧牲材料； 在所述半導體結構中形成至少一個穿過晶片互連的第一部分，并使所述至少一個穿過晶片互連的第一部分對準所述至少一個通路凹槽；以及 用導電材料代替在所述至少一個通路凹槽之內的所述犧牲材料，并且形成與所述至少一個穿過晶片互連的第一部分電氣接觸的至少一個穿過晶片互連的第二部分。2.根據權利要求1所述的方法，其中在所述半導體結構中形成至少一個穿過晶片互連的第一部分進一步包括，使所述至少一個穿過晶片互連的第一部分延伸且穿過介質材料。3.根據權利要求1所述的方法，其中在延伸且部分地穿過所述半導體結構的所述至少一個通路凹槽之內設置所述犧牲材料包括: 形成至少一個封閉通路凹槽，所述至少一個封閉通路凹槽從半導體結構的表面延伸且部分地穿過所述半導體結構；以及 在所述至少一個封閉通路凹槽之內，設置多晶硅材料、鍺化硅(SiGe)、第三至第五族半導體材料以及介質材料中的至少一種。4.根據權利要求3所述的方法，其中在所述至少一個封閉通路凹槽之內設置多晶硅材料、鍺化硅(SiGe)、第三至第五族半導體材料以及介質材料中的至少一種，包括在所述至少一個封閉通路凹槽之內設置多晶硅材料。5.根據權利要求3所述的方法，進一步包括穿過體態硅材料形成所述至少一個通路凹槽。6.根據權利要求5所述的方法，進一步包括，在所述至少一個封閉通路凹槽之內，在所述體態硅材料和多晶硅材料之間設置介質材料。7.根據權利要求3所述的方法，進一步包括，在所述至少一個封閉通路凹槽之內設置所述多晶硅材料之后，在遍于所述半導體結構的表面之上設置半導體材料薄層。8.根據權利要求7所述的方法，其中在遍于所述半導體結構的表面之上設置所述半導體材料薄層包括: 將離子注入到襯底中，所述襯底包括半導體材料以在所述襯底中形成斷裂面； 將所述襯底鍵合到所述半導體結構的表面；以及 將所述襯底沿著所述斷裂面斷裂并且從所述襯底的剩余部分中分離所述半導體材料薄層，所述半導體材料薄層保持鍵合到所述半導體結構的表面。9.根據權利要求8所述的方法，其中將所述襯底鍵合到所述半導體結構的表面包括將所述襯底直接鍵合到所述半導體結構的表面。10.根據權利要求7所述的方法，進一步包括應用所述半導體材料薄層來形成至少一部分的器件結構。11.根據權利要求10所述的方法，其中，應用所述半導體材料薄層來形成所述至少一部分的器件結構包括，應用所述半導體材料薄層來形成至少一部分的晶體管。12....

【專利技術屬性】
技術研發人員：M·佐高，
申請(專利權)人：SOITEC公司，
類型：
國別省市：