半導體器件的刻蝕方法技術

本發明專利技術提供一種半導體器件的刻蝕方法，包括步驟S10，提供圓形半導體晶片，其包括半導體襯底，位于半導體襯底上的半導體器件層，半導體器件層上的金屬層，所述半導體器件層包括位于晶片邊緣的通孔結構；S20，在所述金屬層上涂覆光刻膠層；S30，利用EBR方法去除所述半導體晶片邊緣的光刻膠，使得所述位于晶片邊緣的通孔結構被光刻膠所覆蓋；從而通過在邊緣光刻膠的去除步驟中進行改進，達到同樣的目的，從而改善了晶片邊緣的通孔被刻蝕穿通的問題，提高了半導體器件的可靠性。

Etching method of semiconductor device

The invention provides a method for etching a semiconductor device, which comprises the following steps: S10, provide a circular semiconductor wafer, comprising a semiconductor substrate, a semiconductor device layer on a semiconductor substrate, a metal layer on a semiconductor device layer, wherein the semiconductor layer comprises a through hole structure is located at the edge of the wafer; S20, on the metal layer coating a photoresist layer; the photoresist removal S30, the edge of a semiconductor wafer using the EBR method, so that the chip at the edge of the through hole structure is covered by the photoresist; and through the improvement in the removal step edge photoresist, achieve the same purpose, so as to improve the hole edge of the wafer by etching wear through the problem, improve the reliability of the semiconductor device.

【技術實現步驟摘要】
半導體器件的刻蝕方法
本專利技術提供一個半導體器件的制造方法，尤其涉及一種半導體器件的刻蝕方法。
技術介紹
在現在大規模集成電路制造中，等離子體干法刻蝕是用于圖形轉移的基本工藝。常用于在半導體器件層中形成所需的圖形，例如頂層金屬的刻蝕。在刻蝕中通常需要先采用光刻的方法在待刻蝕的金屬層上形成一層掩膜圖形，用來保護要保留的金屬圖形，光刻(photoetchingorlithography)是通過一系列生產步驟，將晶片表面薄膜的特定部分除去的工藝。在此之后，晶片表面會留下帶有微圖形結構的薄膜。通過光刻工藝過程，最終在晶片上保留的是特征圖形部分。光刻形成掩膜圖形的標準工藝方法是：首先在金屬層上形成光刻膠圖層；然后進行軟烘(SoftBaking)目的是除去溶劑，增強黏附性，釋放光刻膠膜內的應力，防止光刻膠玷污設備；如圖1所示，接著邊緣光刻膠的去除，光刻膠涂覆后，在硅片邊緣的正反兩面都會有光刻膠的堆積，邊緣的光刻膠一般涂布不均勻，不能得到很好的圖形，而且容易發生剝離(Peeling)而影響其它部分的圖形，所以需要去除，化學的方法(EBR)是用PGMEA或EGMEA去邊溶劑，噴出少量在正反面邊緣處，例如距硅片邊緣d1距離處，并小心控制不要到達光刻膠有效區域，然后會再結合光學方法，即硅片邊緣曝光(WEE，WaferEdgeExposure)，在完成圖形的曝光后，用激光曝光硅片邊緣，例如距離硅片邊緣d2距離處，然后在顯影或特殊溶劑中溶解，通常d2小于或等于d1；最后在進行剩余的對準(Alignment)、曝光(Exposure)、烘焙、顯影、硬烘焙最終完成掩膜圖形，利用掩膜圖形的掩蔽，從而刻蝕形成金屬圖形。在厚的頂層金屬的芯片制造過程中，在焊墊(passivation)干法刻蝕工藝過程時，由于金屬和氧化層都比較厚，例如分別為等離子體刻蝕時間比較長，例如50s～500s，在晶片的邊緣容易發生通孔結構長時間暴露在等離子體中，該通孔結構和周邊電路容易形成強電壓差，從而導致發生刻蝕穿通的問題。
技術實現思路
為解決上述技術問題，本專利技術提供了一種半導體器件的刻蝕方法，改善了晶片邊緣的通孔被刻蝕穿通的問題，提高了半導體器件的可靠性。本專利技術提供了一種半導體器件的刻蝕方法，包括步驟：S10，提供圓形半導體晶片，其包括半導體襯底，位于半導體襯底上的半導體器件層，半導體器件層上的金屬層，所述半導體器件層包括位于晶片邊緣的通孔結構；S20，在所述金屬層上涂覆光刻膠層；S30，利用EBR方法去除所述半導體晶片邊緣的光刻膠，使得所述位于晶片邊緣的通孔被光刻膠所覆蓋；S40，進行曝光、顯影，形成光刻膠圖形；S50，利用所述光刻膠圖形作為掩膜層刻蝕金屬層，形成金屬圖形。優選的，所述金屬層的厚度為優選的，所述半導體器件層和金屬層之間還包括氧化層，所述氧化層的厚度為優選的，所述刻蝕為等離子體刻蝕，時間為20s～500s。優選的，所述去除所述半導體晶片邊緣的光刻膠步驟還包括在所述EBR步驟之后執行WEE步驟。優選的，所述WEE步驟距離晶片邊緣的距離小于EBR步驟距離晶片邊緣的距離。優選的，所述在形成通孔的工藝過程中具有通孔材料的殘留。優選的，所述光刻膠圖形在晶片邊緣區域為向邊緣過度的斜坡形。優選的，所述EBR步驟，光刻膠圖形到晶片邊緣的距離為0.5mm～5.0mm。優選的，晶片邊緣光刻膠圖形的厚度為0.4μm～20μm。本專利技術的與現有技術相比，優點在于：通過在邊緣光刻膠的去除步驟中進行改進，調整硅片邊緣曝光(WEE，WaferEdgeExposure)步驟中距離晶片邊緣的距離，使得硅片邊緣曝光(WEE，WaferEdgeExposure)步驟中光刻膠圖層仍然覆蓋晶片邊緣的懸浮結構，從而保護晶片邊緣的懸浮結構中的通孔不會被刻蝕穿通，另外也可以取消WEE步驟，達到同樣的目的，從而改善了晶片邊緣的通孔被刻蝕穿通的問題，提高了半導體器件的可靠性。附圖說明本專利技術的下列附圖在此作為本專利技術的一部分用于理解本專利技術。附圖中示出了本專利技術的實施例及其描述，用來解釋本專利技術的原理。圖1為傳統的半導體光刻方法的示意圖；圖2為本專利技術的半導體光刻方法的流程圖；圖3～圖4為本專利技術的半導體光刻方法的示意圖。具體實施方式在下文的描述中，給出了大量具體的細節以便提供對本專利技術更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本專利技術可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本專利技術發生混淆，對于本領域公知的一些技術特征未進行描述。應當理解的是，本專利技術能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本專利技術的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。專利技術人在研究中發現，在厚的頂層金屬的芯片制造過程中，在焊墊(passivation)干法刻蝕工藝過程時，由于金屬和氧化層都比較厚，等離子體刻蝕時間比較長(50s～500s)，在晶片的邊緣容易發生懸浮的通孔結構長時間暴露在等離子體中，該懸浮通孔結構和周邊電路容易形成強電壓差，從而導致發生穿通的問題，由于此問題多發于懸浮結構的懸浮通孔中，由此專利技術人想到利用光刻膠保護晶片邊緣的通孔，也就是覆蓋懸浮結構，從而使得通孔不會在光刻刻蝕的過程中被穿，從而大大提高了器件的可靠性。圖2為本專利技術的半導體光刻方法的流程圖；圖3～圖4為本專利技術的半導體光刻方法的示意圖。下面結合附圖2～4對本專利技術的實施例進行詳細說明，在本實施例中半導體光刻方法包括步驟：S10，提供圓形半導體晶片，其包括半導體襯底，位于半導體襯底上的半導體器件層，半導體器件層上的金屬層，所述半導體器件層包括位于晶片邊緣的懸浮通孔結構；S20，在所述金屬層上涂覆光刻膠層；S30，利用EBR方法去除所述半導體晶片邊緣的光刻膠，使得所述位于晶片邊緣的懸浮通孔被光刻膠所覆蓋；S40，進行曝光、顯影，形成光刻膠圖形；S50，利用所述光刻膠圖形作為掩膜層刻蝕金屬層，形成金屬圖形。首先執行步驟S10，參考圖3，提供圓形半導體晶片100，所述半導體晶片包括半導體襯底105，所述半導體襯底105的材料可以為單晶硅，多晶硅或者硅化合物，也可以為砷化鎵或氮化鎵等化合物，在本實施例中，優選的半導體襯底105為單晶硅。在半導體襯底105的上具有半導體器件層110，所述半導體器件層110可以為采用本領域所熟知的摻雜或者離子注入等工藝方法形成；所述半導體器件層110包括位于晶片邊緣的懸浮結構115，例如位于微機械結構(MEMS)，在所述懸浮結構115上具有通孔118，半導體器件層110上形成有金屬層120。優選的，在本實施例中，所述金屬層的厚度為例如可以為優選的，在本實施例中，所述半導體器件層和金屬層之間還包括氧化層，所述氧化層的厚度為例如可以為在厚的頂層金屬的芯片制造過程中，在焊墊(passivation)干法刻蝕工藝過程時，由于金屬和氧化層都比較厚，等離子體刻蝕時間比較長20s～500s，因此在晶片的邊緣容易發生懸浮的通孔結構長時間暴露在等離子體中，該懸浮通孔結構和周邊電路容易形成強電壓差，從而導致發生穿通的問題。接著，參考圖4，執行步驟S20，在所述金屬層上涂覆光刻膠層本文檔來自技高網...

【技術保護點】
一種半導體器件的刻蝕方法，其特征在于，包括步驟：S10，提供圓形半導體晶片，其包括半導體襯底，位于半導體襯底上的半導體器件層，半導體器件層上的金屬層，所述半導體器件層包括位于晶片邊緣的通孔結構；S20，在所述金屬層上涂覆光刻膠層；S30，利用EBR方法去除所述半導體晶片邊緣的光刻膠，使得所述位于晶片邊緣的通孔被光刻膠所覆蓋；S40，進行曝光、顯影，形成光刻膠圖形；S50，利用所述光刻膠圖形作為掩膜層刻蝕金屬層，形成金屬圖形。

【技術特征摘要】
1.一種半導體器件的刻蝕方法，其特征在于，包括步驟：S10，提供圓形半導體晶片，其包括半導體襯底，位于半導體襯底上的半導體器件層，半導體器件層上的金屬層，所述半導體器件層包括位于晶片邊緣的通孔結構；S20，在所述金屬層上涂覆光刻膠層；S30，利用EBR方法去除所述半導體晶片邊緣的光刻膠，使得所述位于晶片邊緣的通孔被光刻膠所覆蓋；S40，進行曝光、顯影，形成光刻膠圖形；S50，利用所述光刻膠圖形作為掩膜層刻蝕金屬層，形成金屬圖形。2.根據權利要求1所述的半導體器件的刻蝕方法，其特征在于，所述金屬層的厚度為3.根據權利要求1所述的半導體器件的刻蝕方法，其特征在于，所述半導體器件層和金屬層之間還包括氧化層，所述氧化層的厚度為4.根據權利要求1所述的半導體器件的刻蝕方法，其特征在于，所述刻蝕為等離子體刻蝕，時間為20...

【專利技術屬性】
技術研發人員：黃沖，李志國，
申請(專利權)人：上海華虹宏力半導體制造有限公司，
類型：發明
國別省市：上海,31