半導體結構及其制造方法技術

一種用于制造半導體結構的方法包括在襯底上形成多個偽半導體鰭。偽半導體鰭彼此鄰近并且分組為多個鰭組。每次一組地凹進鰭組的偽半導體鰭。本發明專利技術實施例涉及半導體結構及其制造方法。

Semiconductor structure and manufacturing method thereof

A method for fabricating a semiconductor structure includes forming a plurality of pseudo semiconductor fins on a substrate. The pseudo semiconductor fins are adjacent to each other and are grouped into a plurality of fin groups. A pseudo semiconductor fin that is indented each time into a fin group. Embodiments of the present invention relate to semiconductor structures and methods of making the same.

【技術實現步驟摘要】
半導體結構及其制造方法
本專利技術實施例涉及半導體結構及其制造方法。
技術介紹
半導體集成電路(IC)產業已經經歷了指數級增長。在IC材料和設計上的技術進步已經產生了一代又一代IC，其中每一代都具有比上一代更小，更復雜的電路。在IC演化過程中，功能密度(即，單位芯片面積上互連器件的數量)已經增加，而幾何尺寸(即，使用制造工藝可以創建的最小組件(或線))已經下降。這種按比例縮放的工藝提供了不斷提高的生產效率和不斷降低的相關成本。這樣的按比例縮放也增加了處理和制造IC的復雜性并且提供了在IC處理和制造上類似的發展。例如，已經引入諸如鰭式場效應晶體管(FinFET)的三維晶體管以替代平面晶體管。鰭晶體管具有與頂面和相對的側壁相關的溝道(簡稱鰭溝道)。鰭溝道具有被頂面和相對側壁限定的總溝道寬度。
技術實現思路
根據本專利技術的一個實施例，提供了一種用于制造半導體結構的方法，包括：在襯底上形成多個偽半導體鰭，其中，所述偽半導體鰭彼此鄰近并且分組成多個鰭組；以及每次一組地凹進所述鰭組的所述偽半導體鰭。根據本專利技術的另一實施例，還提供了一種用于制造半導體結構的方法，包括：在襯底上形成第一鰭組和第二鰭組，其中，所述第一鰭組設置為鄰近所述第二鰭組，所述第一鰭組包括至少兩個鄰近的第一偽半導體鰭，以及所述第二鰭組包括至少兩個鄰近的第二偽半導體鰭；以及凹進所述第一鰭組的所述第一偽半導體鰭；以及凹進所述第二鰭組的所述第二偽半導體鰭，其中，分開地實施凹進所述第一鰭組的所述第一偽半導體鰭和凹進所述第二鰭組的所述第二偽半導體鰭。根據本專利技術的又一實施例，還提供了一種半導體結構，包括：襯底；至少一個有源結構，設置在所述襯底上；以及多個偽半導體鰭，設置在所述襯底上并且鄰近所述有源結構，其中，所述偽半導體鰭比所述有源結構更短，并且所述偽半導體鰭具有小于5nm的高度變化。附圖說明當結合附圖進行閱讀時，從以下詳細描述可最佳地理解本專利技術的各個方面。應該注意，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。圖1A至圖1H是根據本專利技術的一些實施例的制造半導體器件的方法在各個階段的截面圖。圖2A至圖2E是根據本專利技術的一些實施例的制造半導體器件的方法在各個階段的截面圖。圖3A至圖3E是根據本專利技術的一些實施例的制造半導體器件的方法在各個階段的截面圖。圖4A至圖4E是根據本專利技術的一些實施例的制造半導體器件的方法在各個階段的截面圖。圖5A至圖5D是根據本專利技術的一些實施例的制造半導體器件的方法在各個階段的截面圖。具體實施方式以下公開內容提供了許多用于實現所提供主題的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本專利技術。當然，這些僅僅是實例，而不旨在限制本專利技術。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接觸的方式形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本專利技術可在各個實例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。而且，為了便于描述，在此可以使用諸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空間相對術語以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，并且在此使用的空間相對描述符可以同樣地作出相應的解釋?？梢詮谋緦＠夹g的一個或多個實施例提高的器件的實例是半導體器件。這樣的器件，例如，是FinFET器件。以下公開的內容將繼續與FinFET實例一起說明本專利技術的各個實施例。然而，可以理解的是，本專利技術不應當限于特定類型的器件。圖1A至圖1H是根據本專利技術的一些實施例的制造半導體器件的方法在各個階段的截面圖。參照圖1A。提供了襯底110。襯底110具有至少一個隔離區102和至少一個有源區104。例如，在圖1A中，襯底110具有一個隔離區102和一個有源區104。在一些實施例中，襯底110包括硅?？蛇x地，襯底110可以包括鍺、硅鍺、砷化鎵或其它合適的半導體材料。同樣可選地，襯底110可以包括外延層。例如，襯底110可具有位于塊狀半導體上面的外延層。此外，襯底110可以是應變的以增強性能。例如，外延層可以包括不同于塊狀半導體的半導體材料的半導體材料，諸如位于塊狀硅上面的硅鍺層或位于塊狀硅鍺上面的硅層?？赏ㄟ^選擇性外延生長(SEG)來形成這樣的應變的襯底。此外，襯底110可以包括絕緣體上的半導體(SOI)結構。同樣可選地，襯底110可以包括諸如埋氧(BOX)層的掩埋介電層，諸如通過諸如注氧隔離(SIMOX)技術、晶圓接合、SEG或其他適當的方法形成的埋氧(BOX)層。在襯底110的隔離區102上形成多個偽半導體鰭112。偽半導體鰭112彼此鄰近并分為多個鰭組。更詳細地，在圖1A中有三個鰭組G1、G2、G3。然而，在一些其它實施例中，鰭組的數量并不限于這個方面。鰭組G1、G2、G3彼此鄰近。例如，在圖1A中，鰭組G1設置在鰭組G2和G3之間。鰭組G1、G2、G3分別包括至少兩個鄰近的偽半導體鰭112。例如，在圖1A中，鰭組G1、G2、G3分別包括兩個鄰近的偽半導體鰭112。值得注意的是，在圖1A中偽半導體鰭112的數量是說明性的，并且不限制本專利技術所要求保護的范圍。本領域的普通技術人員可以根據實際情況為偽半導體鰭112選擇合適的數目。在一些實施例中，偽半導體鰭112包括硅。例如，可以通過使用光刻技術圖案化并蝕刻襯底110來形成偽半導體鰭112。在一些實施例中，在襯底110上方沉積光刻膠材料層(未示出)。根據期望的圖案(在這種情況下的偽半導體鰭112)照射(曝光)光刻膠材料層并且顯影光刻膠材料層以去除部分光刻膠材料。保留的光刻膠材料保護下面的材料免受諸如蝕刻的后續處理步驟的損害。應當注意，在蝕刻工藝中也可以使用諸如氧化物或氮化硅掩模的其它掩模。在一些實施例中，在襯底110的有源區104上形成至少一個有源半導體鰭114。例如，在圖1A中，存在三個有源半導體鰭114。有源半導體鰭114在半導體器件中具有功能，而偽半導體鰭112在半導體器件中不具有功能但是可以使器件工藝更均勻、更具有可重復以及更具有可制造性。有源半導體鰭114可以與偽半導體鰭112一起形成。在一些實施例中，偽半導體鰭112的高度H1和有源半導體鰭114的高度H2可以是從約100nm至約160nm，并且所要求保護的范圍并不限于這個方面。在一些實施例中，在襯底110的有源區104上可以形成氧化物限定(OD)圖案116。在圖1A中，OD圖案116設置在有源半導體鰭114和偽半導體鰭112之間以限定有源區，并且本專利技術所要求保護的范圍并不限于這個方面。OD圖案116可以與偽半導體鰭112和有源半導體鰭114一起形成。在圖1A中，有源半導體鰭114和OD圖案116是有源結構。為了形成偽半導體鰭112，可預先在襯底110上形成有源半導體鰭114、和OD圖案116、襯墊層122和掩模層124。襯墊層122包括諸如氧化硅、氮化本文檔來自技高網...

【技術保護點】
一種用于制造半導體結構的方法，包括：在襯底上形成多個偽半導體鰭，其中，所述偽半導體鰭彼此鄰近并且分組成多個鰭組；以及每次一組地凹進所述鰭組的所述偽半導體鰭。

【技術特征摘要】
2015.12.14 US 14/968,4681.一種用于制造半導體結構的方法，包括：在襯底上形成多個偽半導體鰭，其中，所述偽半導體鰭彼此鄰近并且分組成多個鰭組；以及每次一組地凹進所述鰭組的所述偽半導體鰭。2.根據權利要求1所述的方法，還包括：形成絕緣結構以覆蓋凹進的所述偽半導體鰭。3.根據權利要求1所述的方法，其中，所述凹進包括：形成抗反射層以覆蓋所述偽半導體鰭；在所述抗反射層上形成圖案化掩模，其中，所述圖案化掩模暴露所述抗反射層的設置在所述鰭組的一個上的部分；以及凹進所述抗反射層的所述部分并且通過所述圖案化掩模暴露所述鰭組的所述一個的所述偽半導體鰭。4.根據權利要求1所述的方法，其中，實施所述凹進從而使得不同所述鰭組的凹進的所述偽半導體鰭具有相同的高度。5.根據權利要求1所述的方法，其中，所述鰭組設置在所述襯底的隔離區中，以及所述凹進包括：凹進所述鰭組的設置在所述襯底的所述隔離區的邊緣部處的一個所述鰭組的所述偽半導體鰭；以及在凹進所述鰭組的設置在所述襯底的所述隔離區的所述邊緣部處的一個所述鰭組的所述偽半導體鰭之后，凹進所述鰭組的設置在所述襯底的所述隔離區的中間部處的另一個所述鰭組的所述偽半導體鰭。6.根據權利要求1所述的方法，其中，所述鰭組設置在所述襯底的隔離區中，以及所述凹...

【專利技術屬性】
技術研發人員：張哲誠，巫柏奇，林志翰，曾鴻輝，
申請(專利權)人：臺灣積體電路制造股份有限公司，
類型：發明
國別省市：中國臺灣,71