半導體結構及其制造方法技術

本發明專利技術的實施例提供了半導體結構及其制造方法。半導體結構包括襯底、至少一個第一柵極結構、至少一個第一間隔件、至少一個源漏結構和導電插塞。所述第一柵極結構位于所述襯底上。所述第一間隔件位于所述第一柵極結構的至少一個側壁上。所述源漏結構鄰近所述第一間隔件。所述導電插塞電連接至所述源漏結構，同時在所述導電插塞和所述第一間隔件之間留有間隙。

【技術實現步驟摘要】
半導體結構及其制造方法
本專利技術的實施例總體涉及半導體領域，更具體地，涉及半導體結構及其制造方法。
技術介紹
半導體器件用于各種電子應用，例如，諸如個人電腦、手機、數碼相機和其他電子設備。通過不斷減小最小特征尺寸，半導體工業持續提高各種電子部件(例如，晶體管、二極管、電阻器、電容器等)的集成度，這使得更多部件集成到給定區域中。集成電路中的“互連件”是指連接各種電子部件的導線。除在接觸區域上以外，互連導線通過絕緣層與襯底分開。隨著部件密度的增大，互連結構的導線的寬度以及導線之間的間隔也按比例變小了。
技術實現思路
根據本專利技術的一個方面，提供了一種半導體結構，包括：襯底；至少一個第一柵極結構，位于所述襯底上；至少一個第一間隔件，位于所述第一柵極結構的至少一個側壁上；至少一個源漏結構，鄰近于所述第一間隔件；以及導電插塞，電連接至所述源漏結構，同時在所述導電插塞與所述第一間隔件之間留下間隙。根據本專利技術的另一方面，提供了一種半導體結構，包括：襯底；至少一個柵極結構，位于所述襯底上；至少一個源漏結構，位于所述襯底上；至少一個介電層，至少位于所述柵極結構上，并且所述至少一個介電層中具有開口，其中，所述源漏結構通過所述開口露出；以及導電插塞，至少通過所述開口電連接至所述源漏結構，同時所述導電插塞和所述開口的至少一個側壁之間留下間隙。根據本專利技術的又一方面，提供了一種制造半導體結構的方法，所述方法包括：在至少一個柵極結構和至少一個源漏結構上形成介電層；在所述介電層中形成開口以露出所述源漏結構；在所述開口的至少一個側壁上形成保護層；在所述開口中形成導電插塞，其中，所述導電插塞電連接至所述源漏結構；以及在形成所述導電插塞后，去除所述保護層。附圖說明當結合附圖進行閱讀時，根據下面詳細的描述可以最佳地理解本專利技術的各個方面。應該注意，根據工業中的標準實踐，各種部件沒有被按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。圖1至圖8是根據本專利技術的一些實施例的在各個階段的制造半導體器件的方法的截面圖。具體實施方式以下公開內容提供了許多不同實施例或實例，用于實現所提供主題的不同特征。下面將描述元件和布置的特定實例以簡化本專利技術。當然這些僅僅是實例并不旨在限定本專利技術。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實施例。而且，本專利技術在各個實例中可以重復參考數字和/或字母。這種重復僅是為了簡明和清楚，其自身并不表示所論述的各個實施例和/或配置之間的關系。此外，為便于描述，空間相對術語如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等在本文可用于描述附圖中示出的一個元件或部件與另一個(或另一些)元件或部件的關系。空間相對術語旨在包括除了附圖中所示的方位之外，在使用中或操作中的器件的不同方位。裝置可以其他方式定向(旋轉90度或在其他方位上)，本文使用的空間相對描述符可同樣地作相應解釋。除非上下文清楚地表明，否則單數“一”，“一個”和“該”旨在也包括復數形式。應當進一步理解，當在本專利技術中使用術語“包括”和/或“包含”，或“包括”和/或“包括”或“具有”和/或“有”時，指定闡述的部件、區域、整數、步驟、操作、元件、和/或組件的存在，但不排除附加的一個或多個其他部件、區域、整數、步驟、操作、元件、組件和/或它們的組的存在。應當理解，當將一個元件稱為位于另一元件“上”時，該元件可以直接位于另一元件上或者在該元件和另一元件之間可以存在插入的元件。相反，當將一個元件稱為直接位于另一元件“上”時，則不存在插入元件。如本文中所使用的，術語“和/或”包括一個或多個所列舉的相關物質的任何和所有組合。除非另有規定，本文使用的所有術語(包括技術術語和科學術語)具有如本專利技術所屬領域的普通技術人員通常理解的相同的含義。還應該理解，諸如常用字典定義的那些術語應該解釋為具有與它們在相關領域和本專利技術的上下文中的含義一致的含義，而不應該解釋為理想化的或過于正式的含義，除非本文明確地加以定義。圖1至圖8是根據本專利技術的一些實施例的制造半導體器件的方法在不同階段的截面圖。參考圖1。形成半導體結構。該半導體結構包括襯底110、柵極結構121和123和至少一個源漏(sourcedrain)結構130。柵極結構121和123分別存在于襯底110上。源漏結構130存在于襯底110上且鄰近于柵極結構121和123。換言之，源漏結構130存在于柵極結構121和123之間。應該注意，柵極結構121和123的數量和源漏結構130的數量是說明性的，但不應該限制本專利技術的各個實施例。本領域的技術人員可以根據實際情況來選擇合適數量的柵極結構121和123和源漏結構130。在一些實施例中，襯底110可由半導體材料制成，并且其中可包括諸如漸變層或埋入氧化物。在一些實施例中，襯底110包括可以未摻雜或摻雜(例如，p型、n型或它們的組合)的塊狀硅。可以使用適于形成半導體器件的其他材料。例如，鍺、石英、藍寶石和玻璃可選擇用于襯底110。可選地，襯底110可以是絕緣體上半導體(SOI)襯底或多層結構中的有源層，諸如形成在塊狀硅層上的硅鍺層。在一些實施例中，柵極介電層、擴散阻擋層、金屬層、阻擋層、潤濕層和填充金屬的至少一個疊層形成柵極結構121和123中的至少一個。換言之，柵極結構121和123中的至少一個可以包括柵極介電層、擴散阻擋層、金屬層、阻擋層、潤濕層和填充金屬的疊層。在一些實施例中，柵極介電層包括為介電層的界面層(IL，柵極介電層的下部)。在一些實施例中，IL包括諸如氧化硅層的氧化物層，該氧化物層可以對通過襯底110的熱氧化、化學氧化或沉積步驟形成。柵極介電層還可以包括高k介電層(柵極介電層的上部)，高k介電層包括高k介電材料，諸如氧化鉿、氧化鑭、氧化鋁或它們的組合。高k介電材料的介電常數(k值)高于約3.9，并且可以高于約7，并且有時高達約21或更高。高k介電層位于IL上方并且可以與IL接觸。在一些實施例中，擴散阻擋層包括TiN、TaN或它們的組合。例如，擴散阻擋層可以包括TiN層(擴散阻擋層的下部)和在TiN層上方的TaN層(擴散阻擋層的上部)。當柵極結構121和123中的一個形成n型金屬氧化物半導體(MOS)器件時，金屬層與擴散阻擋層接觸。例如，在擴散阻擋層包括TiN層和TaN層的實施例中，金屬層可以與TaN層物理接觸。在柵極結構121和123中的一個形成p型MOS器件的可選實施例中，附加的TiN層形成在TaN層(在擴散阻擋層中)和覆蓋金屬層之間，并且與TaN層和覆蓋金屬層接觸。附加的TiN層為pMOS器件提供了合適的功函，其功函高于中間禁帶的功函(約4.5電子伏特)，該中間禁帶的功函在價帶的中間和硅的導帶中。比中間禁帶的功函高的功函被稱為p功函，并且具有p功函的各個金屬被稱為p金屬。金屬層為nMOS器件提供合適的功函，該功函比中間禁帶的功函低。比中間禁帶的功函低的功函被稱為n功函，并且具有n功函的相應金屬可被稱為n金屬。在一些實施例中，金屬層是功函低于約4.3電子伏特的n金屬。金屬層的功函也可以在約3.8電子伏特至約4.6電子本文檔來自技高網...

【技術保護點】
一種半導體結構，包括：襯底；至少一個第一柵極結構，位于所述襯底上；至少一個第一間隔件，位于所述第一柵極結構的至少一個側壁上；至少一個源漏結構，鄰近于所述第一間隔件；以及導電插塞，電連接至所述源漏結構，同時在所述導電插塞與所述第一間隔件之間留下間隙。

【技術特征摘要】
2015.12.18 US 62/269,667;2016.01.04 US 14/987,5981.一種半導體結構，包括：襯底；至少一個第一柵極結構，位于所述襯底上；至少一個第一間隔件，位于所述第一柵極結構的至少一個側壁上；至少一個源漏結構，鄰近于所述第一間隔件；以及導電插塞，電連接至所述源漏結構，同時在所述導電插塞與所述第一間隔件之間留下間隙。2.根據權利要求1所述的半導體結構，其中，所述間隙中具有氣體。3.根據權利要求1所述的半導體結構，還包括：至少一個第二柵極結構，位于所述襯底上；至少一個第二間隔件，位于所述第二柵極結構的至少一個側壁上，其中，所述源漏結構位于所述第一間隔件和所述第二間隔件之間。4.根據權利要求3所述的半導體結構，其中，所述間隙還存在于所述導電插塞和所述第二間隔件之間。5.根據權利要求1所述的半導體結構，還包括：介電層，至少位于所述第一柵極結構上，所述介電層中具有開口，其中，所述導電插塞的至少一部分位于所述開口中，并且所述間隙還位于所述導電插塞和所述開口的至少一個側壁之間。6...

【專利技術屬性】
技術研發人員：張哲誠，林志翰，曾鴻輝，
申請(專利權)人：臺灣積體電路制造股份有限公司，
類型：發明
國別省市：中國臺灣,71