用于多層全息天線的GaAs?Ge?GaAs異質結構的pin二極管制備方法技術

一種用于多層全息天線的GaAs?Ge?GaAs異質結構的pin二極管制備方法。該制備方法包括：(a)選取GeOI襯底；(b)刻蝕所述GeOI襯底的頂層Ge層以在所述頂層Ge層內形成第一溝槽和第二溝槽；(c)在所述第一溝槽和所述第二溝槽內淀積GaAs材料；(d)利用離子注入工藝對所述第一溝槽內的GaAs材料進行P型離子注入形成P型有源區，對所述第二溝槽內的GaAs材料進行N型離子注入形成N型有源區；(e)在所述P型有源區和所述N型有源區表面形成引線孔并濺射金屬形成所述GaAs?Ge?GaAs異質結構的pin二極管。本發明專利技術實施例利用深槽隔離技術及離子注入工藝能夠制備并提供適用于形成固態等離子天線的高性能Ge基pin二極管。

【技術實現步驟摘要】

本專利技術涉及半導體器件制造
，特別涉及一種用于多層全息天線的GaAs-Ge-GaAs異質結構的pin二極管制備方法。
技術介紹
全息天線因為其具有全息結構，能在特定的場合很好地滿足用戶的實際要求，具有較好的應用前景?？芍貥嬏炀€，尤其是頻率可重構天線，能工作在多個頻率的條件下，極大地擴展了應用范圍，受到廣泛的關注。采用何種材料和工藝以生產出頻率可重構全息天線是個很重要也很有意義的問題。目前，國內外應用于可重構天線的pin二極管采用的材料均為體硅材料，此材料存在本征區載流子遷移率較低問題，影響pin二極管本征區載流子濃度，進而影響其固態等離子體濃度；并且該結構的P區與N區大多采用注入工藝形成，此方法要求注入劑量和能量較大，對設備要求高，且與現有工藝不兼容；而采用擴散工藝，雖結深較深，但同時P區與N區的面積較大，集成度低，摻雜濃度不均勻，影響pin二極管的電學性能，導致固態等離子體濃度和分布的可控性差。
技術實現思路
因此，為解決現有技術存在的技術缺陷和不足，本專利技術提出一種用于多層全息天線的GaAs-Ge-GaAs異質結構的pin二極管制備方法。具體的，本專利技術實施例提供一種用于多層全息天線的GaAs-Ge-GaAs異質結構的pin二極管制備方法，所述pin二極管用于制造可重構多層全息天線(1)，所述全息天線(1)包括半導體基片(11)、天線模塊(13)、第一全息圓環(15)及第二全息圓環(17)；所述天線模塊(13)、所述第一全息圓環(15)及所述第二全息圓環(17)均采用半導體工藝制作于所述半導體基片(11)上；其中，所述天線模塊(13)、所述第一全息圓環(15)及所述第二全息圓環(17)均包括依次串接的pin二極管串；所述pin二極管制備方法包括：(a)選取GeOI襯底；(b)在所述GeOI襯底表面淀積第一保護層；(c)采用第一掩膜版，利用干法刻蝕工藝刻蝕所述第一保護層及所述GeOI襯底以在所述GeOI襯底內形成隔離溝槽；(d)利用CVD工藝在所述隔離溝槽內填充隔離材料；(e)利用CMP工藝去除所述第一保護層及所述隔離溝槽外的所述隔離材料形成所述GaAs-Ge-GaAs異質結構的pin二極管的隔離區；(f)刻蝕所述GeOI襯底的頂層Ge層以在所述頂層Ge層內形成第一溝槽和第二溝槽；(g)在所述第一溝槽和所述第二溝槽內淀積GaAs材料；(h)利用離子注入工藝對所述第一溝槽內的GaAs材料進行P型離子注入形成P型有源區，對所述第二溝槽內的GaAs材料進行N型離子注入形成N型有源區；(i)在所述P型有源區和所述N型有源區表面形成引線孔并濺射金屬形成所述GaAs-Ge-GaAs異質結構的pin二極管。在上述實施例的基礎上，步驟(b)包括：(b1)在所述GeOI襯底表面生成SiO2材料形成第一SiO2層；(b2)在所述第一SiO2層表面生成SiN材料形成第一SiN層以最終形成所述第一保護層。在上述實施例的基礎上，步驟(f)包括：(f1)在所述GeOI襯底表面形成第二保護層；(f2)采用第二掩膜版，利用各向異性刻蝕工藝刻蝕所述第二保護層及所述頂層Ge層以在所述頂層Ge層形成所述第一溝槽和所述第二溝槽。在上述實施例的基礎上，步驟(f1)包括：(f11)在所述GeOI襯底表面生成SiO2材料形成第二SiO2層；(f12)在所述第二SiO2層表面生成SiN材料形成第二SiN層以最終形成所述第二保護層。在上述實施例的基礎上，在步驟(g)之前，還包括：(y1)在800℃～900℃下，氧化所述第一溝槽和所述第二溝槽以在所述第一溝槽和所述第二溝槽的內壁形成氧化層；(y2)利用濕法刻蝕工藝，刻蝕所述第一溝槽和所述第二溝槽內壁的氧化層以完成所述第一型溝槽和所述第二溝槽內壁的平整化。在上述實施例的基礎上，步驟(g)包括：(g1)利用MOCVD工藝，在所述第一溝槽和所述第二溝槽內淀積GaAs材料；(g2)利用CMP工藝，去除所述第一溝槽和所述第二溝槽外一定厚度的GaAs材料以完成所述第一溝槽和所述第二溝槽的平整化。在上述實施例的基礎上，步驟(h)包括：(h1)采用第三掩膜版，利用離子注入工藝對所述第一溝槽內的GaAs材料進行B離子注入形成所述P型有源區；(h2)采用第四掩膜版，利用離子注入工藝在所述第二溝槽內的GaAs材料進行P離子注入形成所述N型有源區；(h3)在所述P型有源區和所述N型有源區表面淀積SiO2材料，利用退火工藝激活所述P型有源區和所述N型有源區的雜質；(h4)去除SiO2材料。在上述實施例的基礎上，步驟(i)包括：(i1)在整個襯底表面淀積SiO2材料；(i2)采用第五掩膜版，利用各向異性刻蝕工藝，刻蝕所述P型有源區和所述N型有源區表面部分位置的SiO2材料形成所述引線孔；(i3)在所述引線孔中濺射金屬材料；(i4)鈍化處理并光刻PAD以形成所述GaAs-Ge-GaAs異質結構的pin二極管。在上述實施例的基礎上，所述半導體基片(11)為SOI基片。在上述實施例的基礎上，所述全息天線(1)還包括至少一個第三全息圓環(19)，設置于所述第二全息圓環(17)的外側且采用半導體工藝制作于所述半導體基片(11)上。本專利技術提供的GaAs-Ge-GaAs異質結構的pin二極管的制備方法具備如下優點：(1)pin二極管所使用的鍺材料，由于其高遷移率和大載流子壽命的特性，能有效提高了pin二極管的固態等離子體濃度；(2)pin二極管采用異質結結構，由于i區為鍺，其載流子遷移率高且禁帶寬度比較窄，在P、N區填充多晶GaAs從而形成異質結結構，GaAs材料的禁帶寬度大于鍺，故可產生高的注入比，提高器件性能；(3)pin二極管采用異質結結構，并且I區的鍺和P、N區的多晶GaAs的晶格失配比較低，故在異質結界面處的缺陷很少，從而提高了器件的性能；(4)pin二極管采用了一種基于刻蝕的深槽介質隔離工藝，有效地提高了器件的擊穿電壓，抑制了漏電流對器件性能的影響。通過以下參考附圖的詳細說明，本專利技術的其它方面和特征變得明顯。但是應當知道，該附圖僅僅為解釋的目的設計，而不是作為本專利技術的范圍的限定，這是因為其應當參考附加的權利要求。還應當知道，除非另外指出，不必要依比例繪制附圖，它們僅僅力圖概念地說明此處描述的結構和流程。附圖說明下面將結合附圖，對本專利技術的具體實施方式進行詳細的說明。圖1為本專利技術實施例提供的一種可重構多層全息天線的結構示意圖；圖2為本專利技術實施例提供的用于可重構多層全息天線的GaAs-Ge-GaAs異質結構的pin二極管的制備方法示意圖；圖3為本專利技術實施例的一種天線模塊的結構示意圖；圖4為本專利技術實施例提供的一種第一環形單元的結構示意圖；圖5為本專利技術實施例提供的一種第二環形單元的結構示意圖；圖6為本專利技術實施例提供的一種GaAs-Ge-GaAs異質結構的pin二極管的結構示意圖；圖7為本專利技術實施例提供的一種GaAs-Ge-GaAs異質結構的pin二極管串的結構示意圖；圖8a-圖8r為本專利技術實施例提供的另一種用于可重構多層全息天線的GaAs-Ge-GaAs異質結構的pin二極管的制備方法示意圖；圖9為本專利技術實施例提供的另一種GaAs-Ge-GaAs異質結構的pin二極管的結構示意圖；圖10為本專利技術實施例提供的另一種可重構多層全息天本文檔來自技高網...

【技術保護點】
一種用于多層全息天線的GaAs?Ge?GaAs異質結構的pin二極管制備方法，其特征在于，所述pin二極管用于制造可重構多層全息天線(1)，所述全息天線(1)包括半導體基片(11)、天線模塊(13)、第一全息圓環(15)及第二全息圓環(17)；所述天線模塊(13)、所述第一全息圓環(15)及所述第二全息圓環(17)均采用半導體工藝制作于所述半導體基片(11)上；其中，所述天線模塊(13)、所述第一全息圓環(15)及所述第二全息圓環(17)均包括依次串接的pin二極管串；所述pin二極管制備方法包括：(a)選取GeOI襯底；(b)在所述GeOI襯底表面淀積第一保護層；(c)采用第一掩膜版，利用干法刻蝕工藝刻蝕所述第一保護層及所述GeOI襯底以在所述GeOI襯底內形成隔離溝槽；(d)利用CVD工藝在所述隔離溝槽內填充隔離材料；(e)利用CMP工藝去除所述第一保護層及所述隔離溝槽外的所述隔離材料形成所述GaAs?Ge?GaAs異質結構的pin二極管的隔離區；(f)刻蝕所述GeOI襯底的頂層Ge層以在所述頂層Ge層內形成第一溝槽和第二溝槽；(g)在所述第一溝槽和所述第二溝槽內淀積GaAs材料；(h)利用離子注入工藝對所述第一溝槽內的GaAs材料進行P型離子注入形成P型有源區，對所述第二溝槽內的GaAs材料進行N型離子注入形成N型有源區；(i)在所述P型有源區和所述N型有源區表面形成引線孔并濺射金屬形成所述GaAs?Ge?GaAs異質結構的pin二極管。...

【技術特征摘要】
1.一種用于多層全息天線的GaAs-Ge-GaAs異質結構的pin二極管制備方法，其特征在于，所述pin二極管用于制造可重構多層全息天線(1)，所述全息天線(1)包括半導體基片(11)、天線模塊(13)、第一全息圓環(15)及第二全息圓環(17)；所述天線模塊(13)、所述第一全息圓環(15)及所述第二全息圓環(17)均采用半導體工藝制作于所述半導體基片(11)上；其中，所述天線模塊(13)、所述第一全息圓環(15)及所述第二全息圓環(17)均包括依次串接的pin二極管串；所述pin二極管制備方法包括：(a)選取GeOI襯底；(b)在所述GeOI襯底表面淀積第一保護層；(c)采用第一掩膜版，利用干法刻蝕工藝刻蝕所述第一保護層及所述GeOI襯底以在所述GeOI襯底內形成隔離溝槽；(d)利用CVD工藝在所述隔離溝槽內填充隔離材料；(e)利用CMP工藝去除所述第一保護層及所述隔離溝槽外的所述隔離材料形成所述GaAs-Ge-GaAs異質結構的pin二極管的隔離區；(f)刻蝕所述GeOI襯底的頂層Ge層以在所述頂層Ge層內形成第一溝槽和第二溝槽；(g)在所述第一溝槽和所述第二溝槽內淀積GaAs材料；(h)利用離子注入工藝對所述第一溝槽內的GaAs材料進行P型離子注入形成P型有源區，對所述第二溝槽內的GaAs材料進行N型離子注入形成N型有源區；(i)在所述P型有源區和所述N型有源區表面形成引線孔并濺射金屬形成所述GaAs-Ge-GaAs異質結構的pin二極管。2.如權利要求1所述的制備方法，其特征在于，步驟(b)包括：(b1)在所述GeOI襯底表面生成SiO2材料形成第一SiO2層；(b2)在所述第一SiO2層表面生成SiN材料形成第一SiN層以最終形成所述第一保護層。3.如權利要求1所述的制備方法，其特征在于，步驟(f)包括：(f1)在所述GeOI襯底表面形成第二保護層；(f2)采用第二掩膜版，利用各向異性刻蝕工藝刻蝕所述第二保護層及所述頂層Ge層以在所述頂層Ge層形成所述第一溝槽和所述第二溝槽。4.如權利要求3所述的制備方法，其特...

【專利技術屬性】
技術研發人員：尹曉雪，張亮，
申請(專利權)人：西安科銳盛創新科技有限公司，
類型：發明
國別省市：陜西;61