一種靜態隨機存儲單元制造技術

本發明專利技術公開了一種靜態隨機存儲單元，包括第一反相器，第二反相器，第一反饋電阻，第二反饋電阻，第一反饋晶體管以及第二反饋晶體管，第一反饋電阻與第一反饋晶體管并聯耦接第一反相器的輸出端與第二反相器的輸入端，第二反饋電阻與第二反饋晶體管并聯耦接第一反相器的輸入端與第二反相器的輸出端。本發明專利技術可以有效提高靜態隨機存儲單元抗單粒子翻轉的能力，更可保證靜態隨機存儲單元在讀寫狀態時具有較高的讀寫速度。

【技術實現步驟摘要】
本專利技術涉及半導體
，特別涉及一種抗單粒子翻轉效應的靜態隨機存儲單J Li ο
技術介紹
靜態隨機存儲單元(SRAM單元)是最常用的半導體存儲器，它具有速度快，功耗低等優點。目前業界最常見SRAM單元結構為六管SRAM，如圖I所示，它由6個晶體管組成。其中PMOS晶體管Pll和NMOS晶體管Nll構成第一反相器INVl，PMOS晶體管P22和NMOS晶體管N22構成第二反相器INV2。兩個反相器交叉互鎖，即第一反相器INVl的輸出端SI 與第二反相器INV2的輸入端$ (即PMOS晶體管P22和NMOS晶體管N22的柵極)相連，INV2的輸出端S2與INVl的輸入端Q (即PMOS晶體管Pll和NMOS晶體管Nll的柵極)相連。第一反相器INVl的輸出端SI通過第二傳輸門晶體管N24與位線I相連，第二反相器INV2的輸出端S2通過第一傳輸門晶體管N13與位線BL相連，而兩個傳輸門晶體管均為NMOS管，其柵極均由字線WL控制，當字線WL為高電位“ I ”時，傳輸門晶體管導通，SRAM單兀進入讀與狀態。然而，當SRAM單元工作于輻射環境中時，高能粒子轟擊單元的敏感區域會引發單粒子效應，其中單粒子翻轉效應是SRAM在航空領域應用時失效的主要原因。具體來說，如圖I所示，當高能粒子轟擊與第一反相器INVl的輸出端SI或第二反相器INV2的輸出端S2連接的MOS器件的反偏PN結上時，輸出端SI或S2上會產生并積累大量的空穴和電子對，在電場作用下，這些空穴和電子會產生較大的瞬態電流，可能會導致存儲單元的狀態翻轉，通常稱為“單粒子翻轉”。為了提高SRAM抗單粒子翻轉性能，通常需要對SRAM單元進行加固，常用的方法是在SRAM單元的兩個反相器之間增加反饋元件，以延長存儲狀態翻轉的延遲時間，從而使得高能粒子轟擊產生的積累電荷得到有效釋放。電阻加固是一種常見的提高SRAM抗單粒子翻轉性能的方法，如圖2所示，假設在某一靜態存儲狀態下，假設此時SRAM單元處于保持狀態“0”，則第一反相器的輸入端Q以及第二反相器的輸出端S2為低電位，第一反相器的輸出端5以及第二反相器的輸入端SI為高電位，此時NMOS晶體管Nll和PMOS晶體管P22管截止，NMOS晶體管N22和PMOS晶體管Pll導通。因為截止的晶體管的漏區是敏感節點，當高能粒子轟擊截止的NMOS晶體管Nll的漏區(SI點)時，NMOS晶體管Nll漏極電位會降低。但是由于反饋電阻Rl和R2的存在，使得從第一反相器輸出端SI至第二反相器輸入端Q的反饋時間延長，以致在第二反相器輸入端^的電壓改變之前， OS晶體管Nll的漏極所積累的電荷已經充分放電，通過PMOS晶體管Pll重新恢復到高電位，從而達到抑制翻轉的目的。除了增加反饋電阻之外，還可進一步增加反饋電容，如圖3所示，通過在兩個反相器之間引入RC延遲單元可以更有效地延長兩個反相器發生存儲狀態翻轉的延遲時間，從而保證高能粒子轟擊所產生的積累電荷通過兩個反饋電容Cl和C2得到有效放電，于是進一步增強了抑制單粒子翻轉的作用。雖然在SRAM單元中引入電阻或電容可以有效地實現抑制單粒子翻轉的目的，但是不難發現，在兩個反相器之間增加電阻或電容必然會極大地降低SRAM單元的讀寫速度。通常情況下，為了能夠有效地抑制單粒子翻轉，SRAM單元中引入的反饋電阻需要達到兆歐姆量級，這種高阻元件使得SRAM的讀寫穩定性難以保證。
技術實現思路
本專利技術的主要目的在于克服現有技術的缺陷，提供一種靜態隨機存儲單元，不僅能夠有效提高SRAM單元抗單粒子翻轉的能力，更能夠保證SRAM單元在讀寫狀態時具有較高的讀寫速度。為達成上述目的，本專利技術提供一種靜態隨機存儲單元，包括第一反相器與第二反·相器，第一反饋電阻，第一反饋晶體管，與所述第一反饋電阻并聯耦接于所述第一反相器的輸出端與所述第二反相器的輸入端；第二反饋電阻；以及第二晶體管，與所述第二反饋電阻并聯耦接于所述第一反相器的輸入端與所述第二反相器的輸出端。根據本專利技術的靜態隨機存儲單元，還包括第一 NMOS傳輸門晶體管，其源極耦接所述第一反相器的輸入端，漏極耦接第一位線，柵極耦接字線；第二 NMOS傳輸門晶體管，其源極耦接所述第二反相器的輸入端，漏極耦接第二位線，柵極耦接所述字線。根據本專利技術的靜態隨機存儲單元，所述第一反饋晶體管及所述第二反饋晶體管的柵極耦接字線。根據本專利技術的靜態隨機存儲單元，所述第一反相器包括第一 PMOS晶體管與第一NMOS晶體管，所述第一 PMOS晶體管的源極接電源，所述第一 NMOS晶體管的源極接地，所述第一 PMOS晶體管的漏極與所述第一 NMOS晶體管的漏極耦接作為所述第一反相器的輸出端，所述第一 PMOS晶體管的柵極與所述第一 NMOS晶體管的柵極耦接所述第一 NMOS傳輸門晶體管的源極。根據本專利技術的靜態隨機存儲單元，所述第二反相器包括第二 PMOS晶體管與第二NMOS晶體管，所述第二 PMOS晶體管的源極接電源，所述第二 NMOS晶體管的源極接地，所述第二 PMOS晶體管的漏極與所述第二 NMOS晶體管的漏極耦接作為所述第二反相器的輸出端，所述第二 PMOS晶體管的柵極與所述第二 NMOS晶體管的柵極耦接所述第二 NMOS傳輸門晶體管的源極。根據本專利技術的靜態隨機存儲單元，還包括第一反饋電容，耦接所述第一反相器的輸出端與地；第二反饋電容，耦接所述第二反相器的輸出端與地。根據本專利技術的靜態隨機存儲單元，所述第一反饋晶體管和所述第二反饋晶體管為NMOS 管。本專利技術的優點在于可以有效延長SRAM單元發生存儲狀態翻轉的延遲時間，起到抑制單粒子翻轉的作用，另一方面更能夠同時保證該SRAM單元具有較高的讀寫速度，以改善現有技術中高阻元件影響SRAM單元讀寫穩定性的缺陷。附圖說明圖I為現有技術中六管SRAM單元。圖2為現有技術中帶電阻加固的六管SRAM單元。圖3為現有技術中帶電阻和電容加固的六管SRAM單元。圖4為本專利技術一實施例帶電阻加固的八管SRAM單元。圖5為本專利技術一實施例帶電阻和電容加固的八管SRAM單元。具體實施例方式為能夠更了解本專利技術的
技術實現思路
，特舉例優選的具體實施例說明如下。請參考圖4，其顯示本專利技術一實施例的靜態隨機存儲單元的結構示意圖。 本專利技術的靜態隨機存儲單元包括第一反相器INVl，第二反相器INV2，NMOS傳輸門晶體管N13、N24，反饋電阻Rl、R2和反饋晶體管Tl、T2。其中第一反相器包括NMOS管NI I 和 PMOS 管 Pl I，第二反相器 INV2 包括 NMOS 管 N22 和 PMOS 管 P22。NMOS 管 NI I 和 PMOS管Pll的漏極連接在一起作為第一反相器INVl的輸出端SI。反饋電阻Rl和反饋晶體管Tl并聯耦接于第一反相器INVl的輸出端SI與第二反相器INV2的輸入端J ,也即是反饋晶體管Tl的一個源/漏極與反饋電阻Rl的一端一起連接至輸出端SI，反饋晶體管T I另一個源/漏極與反饋電阻Rl的另一端一起連接至輸入端$。同樣的，NMOS管N22和PMOS管P22的漏極連接在一起作為第二反相器INV2的輸出端S2。反饋電阻R2和反饋晶體管T2并聯耦接于第二反相器INV2的輸出端S2與第一反相器INVl的輸入端Q，也即是反饋晶體管T2的一個源/漏本文檔來自技高網...

【技術保護點】
一種靜態隨機存儲單元，包括第一反相器與第二反相器，其特征在于，還包括：第一反饋電阻；第一反饋晶體管，與上述第一反饋電阻并聯耦接于上述第一反相器的輸出端與上述第二反相器的輸入端；第二反饋電阻；以及第二反饋晶體管，與上述第二反饋電阻并聯耦接于上述第一反相器的輸入端與上述第二反相器的輸出端。

【技術特征摘要】
1.一種靜態隨機存儲單元，包括第一反相器與第二反相器，其特征在于，還包括 第一反饋電阻； 第一反饋晶體管，與上述第一反饋電阻并聯耦接于上述第一反相器的輸出端與上述第二反相器的輸入端； 第二反饋電阻；以及 第二反饋晶體管，與上述第二反饋電阻并聯耦接于上述第一反相器的輸入端與上述第二反相器的輸出端。2.根據權利要求I所述的靜態隨機存儲單元，其特征在于，還包括 第一 NMOS傳輸門晶體管，其源極耦接上述第一反相器的輸入端，漏極耦接第一位線，柵極耦接字線； 第二 NMOS傳輸門晶體管，其源極耦接上述第二反相器的輸入端，漏極耦接第二位線，柵極耦接上述字線。3.根據權利要求2所述的靜態隨機存儲單元，其特征在于， 上述第一反饋晶體管及上述第二反饋晶體管的柵極耦接上述字線。4.根據權利要求3所述的靜態隨機存儲單元，其特征在于，上述第一反相器包括第一PMOS晶體管與第一 NMOS晶體管，上述第一 PMOS晶體管的源極接電源，上述第一 NMOS晶體管的...

【專利技術屬性】
技術研發人員：郭奧，
申請(專利權)人：上海集成電路研發中心有限公司，
類型：發明
國別省市：