一種靜態隨機存儲器及其位線預充電自定時電路制造技術

本實用新型專利技術提供一種靜態隨機存儲器及其位線預充電自定時電路，復制單元模擬正常位線上的負載，復制位線預充電電路模擬正常位線的預充電路，對復制位線進行預充電和復位操作，狀態機電路用于控制復制位線預充電操作的開始與結束的狀態轉換，為正常位線預充電操作產生自定時信號。該電路通過模擬正常位線的預充電過程，為靜態隨機存儲器在不同工藝電壓溫度下的位線預充電操作提供精確的自定時。與傳統的基于反相器鏈延時產生位線預充電信號的方法相比，本電路具有更好的抗工藝電壓溫度偏差的能力。（*該技術在2024年保護過期，可自由使用*）

【技術實現步驟摘要】
一種靜態隨機存儲器及其位線預充電自定時電路【
】本技術涉及靜態隨機存儲器設計領域，特別涉及一種靜態隨機存儲器及其位線預充電自定時電路?！?br>技術介紹
】根據國際半導體技術藍圖(ITRS)預測，靜態隨機存儲器的面積將越來越大，到2015年，將占到整個片上系統(SOC)面積的94%以上。隨著工藝技術的不斷演進，半導體器件尺寸的不斷縮小，本地和全局的工藝偏差，對集成電路的性能，可靠性造成的影響越來越大。請參閱圖1所示，圖1為典型靜態隨機存儲器數據通路原理圖。該典型數據通路包括位線預充電與均衡電路，存儲單元，靈敏放大器和寫驅動器。預充電與均衡電路由PMOS晶體管101，102，103構成。存儲單元由一對交叉耦合的反相器105、107以及NMOS傳輸管104，106構成。靈敏放大器和寫驅動器108如圖1所/Jn ο在靜態隨機存儲器的讀寫操作開始之前，必須對位線111 (BL)和位線反112 (BLB)進行預充電操作，使其達到位線預充電電平(本原理圖中為VDD)。位線預充電操作時，字線IlO(WL)關閉，存儲單元處于保持模式。預充電信號109(PRE_N)有效(低電平有效)，PM0S管101，102其中的一個會 對位線111 (BL)和位線反112 (BLB)中為低電平的一端充電，使其電平拉高到預充電電平。預充電的時間為預充電信號109 (PRE_N)的有效時間決定。預充電操作完成后，預充電信號109(PRE_N)的無效，根據字線IlO(WL)譯碼結果和靈敏放大器使能113 (SAE)和寫驅動器使能114 (WE)的值，對相應的存儲單元進行讀或寫操作，寫入數據115(D)被寫入相應的存儲單元或者存儲單元中的值出現在讀出數據116 (Q)端。請參閱圖2所示，圖2為基于反相器鏈延時的位線預充電信號產生電路原理圖。該電路由反相器鏈204和兩輸入與非門205構成。反相器鏈由奇數個反相器201~203構成。該電路產生的位線預充電信號109 (PRE_N)的下降沿由本地時鐘206 (LCLK)的上升沿和兩輸入與非門205的高到低傳播延時決定，下降沿由反相器鏈204的由高到低的傳播延時和兩輸入與非門205的由低到高的傳播延時決定，脈沖寬度由反向器鏈204的由高到低的傳播延時。通過調整反相器鏈204中反相器的個數(保證奇數個)，可以得到脈沖寬度不同的位線預充電信號109(PRE_N)。如圖2所示，傳統的基于反相器鏈延時產生的預充電信號，對于工藝電壓溫度(PVT)環境比較敏感，因此在設計時需要留出許多裕量，對靜態存儲器的讀寫訪問時間和最小時鐘周期會有負面影響。因此，設計一個對于工藝電壓溫度不敏感的預充電信號自定時電路是很有意義的。
技術實現思路
本技術的目的在于提出一種靜態隨機存儲器及其位線預充電自定時電路，該位線預充電自定時電路通過模擬正常位線的預充電過程，為靜態隨機存儲器在不同工藝電壓溫度下的位線預充電操作提供精確的自定時。為了實現上述目的，本技術采用如下技術方案:一種靜態隨機存儲器，包括譯碼器、存儲陣列、復制單元、控制電路與預譯碼器、位線預充電與均衡電路、復制位線預充電電路、狀態機電路和靈敏放大器與寫驅動器；譯碼器通過多條字線連接存儲陣列，譯碼器還通過多條預譯碼器輸出連接控制電路與預譯碼器；存儲陣列通過多條位線連接位線預充電與均衡電路和靈敏放大器與寫驅動器；復制單元通過復制位線連接復制位線預充電電路和狀態機電路；控制電路與預譯碼器通過本地時鐘連接狀態機電路；控制電路與預譯碼器還通過靈敏放大器使能和寫驅動器使能連接靈敏放大器與寫驅動器；位線預充電與均衡電路通過復制預充電信號連接狀態機電路和復制位線預充電電路，位線預充電與均衡電路還通過位線預充電信號連接狀態機電路。本技術進一步的改進在于:所述復制單元，模擬正常位線上的負載，為復制位線提供負載。本技術進 一步的改進在于:所述復制位線預充電電路，模擬正常位線的預充電路，對復制位線進行預充電和復位操作。本技術進一步的改進在于:所述狀態機電路，控制復制位線預充電操作的開始與結束的狀態轉換，為正常位線預充電操作產生自定時信號。本技術進一步的改進在于:復制單元由N個并連在復制位線上的子復制單元組成；子復制單元包括PMOS上拉管、NMOS下拉管和NMOS訪問管；PM0S上拉管的源極接VDD，柵極接VSS ；NM0S下拉管的柵極接VSS，源極接地，漏極連接NMOS訪問管的源極，NMOS訪問管的漏極連接復制位線，?OS訪問管的柵極接VSS ;子復制單元模擬處于保持模式時的正常存儲單元，為復制位線提供負載。本技術進一步的改進在于:復制位線預充電電路由復制位線預充電PMOS晶體管和復制位線復位NMOS管組成；PM0S晶體管的柵極連接復制位線預充電信號和NMOS管的柵極，PMOS晶體管的源極接VDD，PMOS晶體管的漏極連接復制位線和NMOS管的漏極，NMOS管的源極接地；當復制位線預充電信號為低電平時，復制位線預充電PMOS晶體管打開，復制位線復位NMOS管關閉，復制位線預充電PMOS晶體管對復制位線充電；當復制位線預充電信號為高電平時，復制位線預充電PMOS晶體管關閉，復制位線復位NMOS管打開，復制位線復位NMOS管對復制位線放電，將其復位至低電平。本技術進一步的改進在于:狀態機由反相器、第一或非門、第二或非門、與非門和緩沖器組成；本地時鐘LCLK連接反相器的輸入端和與非門的第一輸入端，反相器的輸出端連接第一或非門的第一輸入端，第一或非門的輸出端連接第二或非門的第一輸入端，復制位線連接第二或非門的第二輸入端；第二或非門的輸出端連接第一或非門的第二輸入端和與非門的第二輸入端；與非門的輸出端輸出復制位線預充電信號并連接緩沖器的輸入端，緩沖器的輸出端輸出位線預充電信號；第一或非門和第二或非門構成RS-觸發器。一種靜態隨機存儲器的位線預充電自定時電路，該位線預充電自定時電路通過模擬正常位線的預充電過程，為靜態隨機存儲器在不同工藝電壓溫度下的位線預充電操作提供精確的自定時。一種靜態隨機存儲器的位線預充電自定時電路，包括復制單元、復制位線預充電電路和狀態機電路；復制單元通過復制位線連接復制位線預充電電路和狀態機電路；狀態機電路通過本地時鐘連接靜態隨機存儲器的控制電路與預譯碼器，狀態機電路還通過復制預充電信號連接位線預充電與均衡電路和復制位線預充電電路，狀態機電路還通過位線預充電信號連接位線預充電與均衡電路；復制單元由N個并連在復制位線上的子復制單元組成；子復制單元包括PMOS上拉管、NMOS下拉管和NMOS訪問管；PM0S上拉管的源極接VDD，柵極接VSS ;NM0S下拉管的柵極接VSS，源極接地，漏極連接NMOS訪問管的源極，NMOS訪問管的漏極連接復制位線，NMOS訪問管的柵極接VSS;子復制單元模擬處于保持模式時的正常存儲單元，為復制位線提供負載；復制位線預充電電路由復制位線預充電PMOS晶體管和復制位線復位NMOS管組成；PM0S晶體管的柵極連接復制位線預充電信號和NMOS管的柵極，PMOS晶體管的源極接VDD, PMOS晶體管的漏極連接復制位線和NMOS管的漏極，NMOS管的源極接地；當復制位線預充電信號為低電平時，復制位線預充電PMOS本文檔來自技高網...

【技術保護點】
一種靜態隨機存儲器，其特征在于，包括譯碼器、存儲陣列、復制單元、控制電路與預譯碼器、位線預充電與均衡電路、復制位線預充電電路、狀態機電路和靈敏放大器與寫驅動器；?譯碼器通過多條字線(WL)連接存儲陣列，譯碼器還通過多條預譯碼器輸出(PRE_DEC)連接控制電路與預譯碼器；?存儲陣列通過多條位線(BL)連接位線預充電與均衡電路和靈敏放大器與寫驅動器；?復制單元通過復制位線(DBL)連接復制位線預充電電路和狀態機電路；?控制電路與預譯碼器通過本地時鐘(LCLK)連接狀態機電路；控制電路與預譯碼器還通過靈敏放大器使能(SAE)和寫驅動器使能(WE)連接靈敏放大器與寫驅動器；?位線預充電與均衡電路通過復制預充電信號(DPRE_N)連接狀態機電路和復制位線預充電電路，位線預充電與均衡電路還通過位線預充電信號(PRE_N)連接狀態機電路。

【技術特征摘要】
1.一種靜態隨機存儲器，其特征在于，包括譯碼器、存儲陣列、復制單元、控制電路與預譯碼器、位線預充電與均衡電路、復制位線預充電電路、狀態機電路和靈敏放大器與寫驅動器； 譯碼器通過多條字線(WL)連接存儲陣列，譯碼器還通過多條預譯碼器輸出(PRE_DEC)連接控制電路與預譯碼器； 存儲陣列通過多條位線(BL)連接位線預充電與均衡電路和靈敏放大器與寫驅動器； 復制單元通過復制位線(DBL)連接復制位線預充電電路和狀態機電路； 控制電路與預譯碼器通過本地時鐘(LCLK)連接狀態機電路；控制電路與預譯碼器還通過靈敏放大器使能(SAE)和寫驅動器使能(WE)連接靈敏放大器與寫驅動器； 位線預充電與均衡電路通過復制預充電信號(DPRE_N)連接狀態機電路和復制位線預充電電路，位線預充電與均衡電路還通過位線預充電信號(PRE_N)連接狀態機電路。2.根據權利要求1所述的靜態隨機存儲器，其特征在于，所述復制單元，模擬正常位線上的負載，為復制位線提供負載。3.根據權利要求1所述的靜態隨機存儲器，其特征在于，所述復制位線預充電電路，模擬正常位線的預充電路，對復制位線進行預充電和復位操作。4.根據權利要求1所述的靜態隨機存儲器，其特征在于，所述狀態機電路，控制復制位線預充電操作的開始與結束的狀態轉換，為正常位線預充電操作產生自定時信號。5.根據權利要求1所述的靜態隨機存儲器，其特征在于，復制單元由N個并連在復制位線(DBL)上的子復制單元組成；子復制單元包括PMOS上拉管(404)、NMOS下拉管(406)和NMOS訪問管(405) ;PM0S上拉管(404)的源極接VDD，柵極接VSS ;NM0S下拉管(406)的柵極接VSS，源極接地，漏極連接NMOS訪問管(405)的源極，NMOS訪問管(405)的漏極連接復制位線(DBL)，NMOS訪問管(405)的柵極接VSS ;子復制單元模擬處于保持模式時的正常存儲單元，為復制位線(DBL)提供負載。6.根據權利要求1所述的靜態隨機存儲器，其特征在于，復制位線預充電電路由復制位線預充電PMOS晶體管(501)和復制位線復位NMOS管(502)組成；PM0S晶體管(501)的柵極連接復制位線預充電信號(DPRE_N)和NMOS管(502)的柵極，PMOS晶體管(501)的源極接VDD，PMOS晶體管(501)的漏極連接復制位線(DBL)和NMOS管(502)的漏極，NMOS管(502)的源極接地；當復制位線預充電信號(DPRE_N)為低電平時，復制位線預充電PMOS晶體管(501)打開，復制位線復位NMOS管(502)關閉，復制位線預充電PMOS晶體管(501)對復制位線(DBL)充電；當復制位線預充電信號(DPRE_N)為高電平時，復制位線預充電PMOS晶體管(501)關閉，復制位線復位NMOS管(502)打開，復制位線復位NMOS管(502)對復制位線(DBL)放電，將其復位至低電平。7.根據權利要求1所述的靜態隨機存儲器，其特征在于，狀態機由反相器(601)、第一或非門(602)、第二或非門(603)、與非門(604)和緩沖器(605)組成；本地時鐘(LCLK)連接反相器(601)的輸入端和與非門(604)的第一輸入端，反相器(601)的輸出端連接第一或非門(602)的第...

【專利技術屬性】
技術研發人員：熊保玉，拜福君，
申請(專利權)人：西安華芯半導體有限公司，
類型：新型
國別省市：陜西;61