一種抗單粒子效應的靜態隨機存儲器單元制造技術

本發明專利技術提供一種抗單粒子效應的靜態隨機存儲器單元，所述存儲單元至少包括：第一交叉耦合型反相器，由第一上拉管和第二上拉管組成；第二交叉耦合型反相器，由第一下拉管和第二下拉管組成；傳輸管，由第一存取管、第二存取管、第三存取管及第四存取管組成。本發明專利技術的靜態隨機存儲器單元可以有效延長存儲單元翻轉所需要的反饋時間，在恢復時間不變的情況下可以提高存儲單元的抗單粒子翻轉能力；本發明專利技術的抗單粒子靜態隨機存儲器單元所采取的工藝與數字邏輯工藝完全兼容，具有寄生電容小、功耗低、天然的抗單粒子閂鎖能力的同時，不會增大額外工藝成本。

【技術實現步驟摘要】

本專利技術屬于存儲器設計
，涉及一種靜態隨機存儲器單元，特別是涉及一種抗單粒子效應的靜態隨機存儲器單元。
技術介紹
傳統的6T靜態隨機存儲器單元，如圖1所示，是由兩個上拉管、下拉管和存取管構成；由于航天電子設備工作的環境惡劣，存儲器單元飽受各種高能粒子的輻射；然而，存儲器對高粒子輻射較為敏感。傳統的存儲器單元一般很難滿足抗輻射要求；所以設計者常常在傳統單元的基礎上加以改進，以提高單元的抗輻射能力。單粒子效應和總劑量效應是輻射效應中的最常見也是最重要的兩種。所謂單粒子效應，如圖2所示，是指高能粒子入射到靈敏區(對于體硅器件來講，靈敏區是指其漏端的反偏PN結；而對于絕緣體上硅器件來講，是指器件關閉狀態時的體區)時，粒子的能量被硅材料吸收，根據固體能帶理論，處在價帶的電子可以獲得能量躍遷到導帶，其對應的空穴則在價帶內向下躍遷到更高能量的位置，這樣電子和空穴都成了自由移動的載流子；由于周圍電壓施加電場的存在，使得自由移動的載流子做定向移動，形成電流，不過載流子的壽命有限，所以最終形成的電流是瞬態電流；瞬態電流在單元內的回路中造成電壓降，使得所存儲的數據發生變化，這種由于單個粒子造成存儲單元發生邏輯錯誤的效應叫做單粒子效應。單粒子加固的方法很多，大多數的思路就是延長反饋回路的時間，降低單粒子造成的影響；如在回路中添加電阻或者添加電容，還有添加電阻和電容構成的RC回路，下面以回路中添加電阻的示意圖來說明，如圖2所示，假設Q存儲節點存儲高電平，此時第一上拉管(PU1)和第二下拉管(TO2)是導通的；第二下拉管(PU2)和第一下拉管(PD1)是截止的；當發生高能粒子輻射時，Q點電位下降；一方面第一上拉管的柵極為低電平，所以VDD向Q充電，使得電位升高；另一方面Q點電位下降，第二上拉管慢慢導通，所以VDD向QB充電，QB電位升高；它又會耦合到第一下拉管的柵極，使得Q點電位進一步降低；所以，前者使得Q點電位升高，恢復原來電位，這一恢復過程稱之為恢復時間；后者使得Q點電位降低，進一步降低Q點電位，形成正反饋，這一反饋過程稱之為反饋時間；在反饋回路中添加電阻，也就是延長了反饋時間，使得Q點電位下降變慢，努力維持高電平，使存儲節點保持原有數據不發生變化。所謂總劑量效應，是指高能粒子入射到絕緣層中，電離出電子和空穴，由于電場的存在，電子很容易漂移到VDD進行復合，相對來講，空穴運動速度慢，會在絕緣層中積累并在M0S管內部感應出相應的電子，引發管子的漏電，而這些漏電是不受M0S管柵極所控制，這對關閉的M0S管影響最為不利，它可能造成其無法正常關閉從而影響電路性能。在絕緣體上硅技術中，總劑量的加固方法很多，器件上常見的加固方法是將M0S管的體區引出來，接到固定電位上，從而降低總劑量效應。雖然在存儲單元中引入電阻或者電容等無源器件，可以提高抗單粒子效應，但是電阻的阻值和電容的容值數量級較大，它必須采用額外的工藝來制造出電阻和電容；而且，就算制造出了這些無源器件，但是它的面積也是存儲單元無法忍受的，針對SRAM單元，它是致命的影響。鑒于此，為了增強靜態隨機存儲器單元的抗單粒子能力，本專利技術擬提出了一種延長反饋時間的方式，提高抗單粒子能力；另外，采用絕緣體上硅技術和體引出技術，也可以提高抗總劑量能力；這過程體現了本專利技術的一種構思。
技術實現思路
鑒于以上所述現有技術的缺點，本專利技術的目的在于提供一種抗單粒子效應的靜態隨機存儲器單元，用于解決現有技術中的隨機靜態存儲器中引入電阻和電容后導致制作工藝復雜并且器件面積大的問題。為實現上述目的及其他相關目的，本專利技術提供一種抗單粒子效應的靜態隨機存儲器單元，所述存儲器單元至少包括:第一交叉耦合型反相器，由第一上拉管和第二上拉管組成；第二交叉耦合型反相器，由第一下拉管和第二下拉管組成；傳輸管，由第一存取管、第二存取管、第三存取管及第四存取管組成。優選地，所述第一上拉管的柵極與所述第二上拉管的漏極相連，所述第一上拉管的漏極與所述第二上拉管的柵極相連，所述第一上拉管的源極和第二上拉管的源極均接高電平；所述第一下拉管的柵極與第三存取管的源極、第四存取管的漏極相連，第一下拉管的漏極與所述第一上拉管的漏極相連，所述第二下拉管的柵極與所述第一存取管的源極、第二存取管的漏極相連，所述第二下拉管的漏極與所述第二上拉管的漏極相連，所述第一下拉管的源極和第二下拉管的源極均接低電平；所述第一存取管的源極與第二存取管的漏極相連，所述第一存取管的漏極連接存儲單元的位線，所述第二存取管的源極與第一上拉管的漏極、第一下拉管的漏極相連構成第一存儲節點，所述第一存取管的柵極和第二存取管的柵極均受字線控制；所述第三存取管的源極與第四存取管的漏極相連，所述第三存取管的漏極連接存儲單元的反位線，所述第四存取管的源極與第二上拉管的漏極、第二下拉管的漏極相連構成第二存儲節點，所述第三存取管的柵極和第四存取管的柵極均受字線控制。優選地，所述第一上拉管的柵極與所述第二上拉管的漏極相連，所述第一上拉管的漏極與所述第二上拉管的柵極相連，所述第一上拉管的源極和第二上拉管的源極均接高電平；所述第一下拉管的柵極與所述第四存取管的漏極相連，所述第一下拉管的漏極與第一上拉管的漏極、第一存取管的源極以及第二存取管的源極相連構成第一存儲節點，第二下拉管的柵極與所述第二存取管的漏極相連，所述第二下拉管的漏極與第二上拉管的漏極、第三存取管的源極以及第四存取管的源極相連構成第二存儲節點，所述第一下拉管的源極和第二下拉管的源極均接低電平；所述第一存取管的漏極連接存儲單元的位線，所述第一存取管的柵極和第二存取管的柵極均受字線控制；所述第三存取管的漏極連接存儲單元的反位線，所述第三存取管的柵極和第四存取管的柵極均受字線控制。優選地，所述第一上拉管和第二上拉管均為PM0S管，兩個管子尺寸嚴格匹配，以增大單元穩定性。優選地，所述第一下拉管和第二下拉管均為NM0S管，兩個管子尺寸嚴格匹配，以增大單元穩定性。優選地，所述第一上拉管、第二上拉管、第一下拉管以及第二下拉管均采用體引出技術，將體區接到固定電位。優選地，所述第一上拉管和第二上拉管的體區接到高電平，所述第一下拉管和第二下拉管的體區接到低電平。優選地，所述第一存取管、第二存取管、第三存取管及第四存取管均為NM0S管。優選地，所述抗單粒子效應的靜態隨機存儲器單元的制作襯底為絕緣體上硅襯底SOI。還提供一種利用所述的靜態隨機存儲單元來提高抗單粒子效應的用途。如上所述，本專利技術的抗單粒子效應的靜態隨機存儲器單元，所述存儲器單元至少包括第一交叉耦合型反相器，由第一上拉管和第二上拉管組成；第二交叉耦合型反相器，由第一下拉管和第二下拉管組成；傳輸管，由第一存取管、第二存取管、第三存取管及第四存取管組成。本專利技術可以有效延長存儲單元翻轉所需要的反饋時間，在恢復時間不變的情況下可以提高存儲單元的抗單粒子翻轉能力；本專利技術的抗單粒子靜態隨機存儲器單元所采取的工藝與數字邏輯工藝完全兼容，具有寄生電容小、功耗低、天然的抗單粒子閂鎖能力這些優點的同時，不會增大額外工藝成本。【附圖說明】圖1為傳統SRAM6T單元的電路原理圖。圖2為現有技術中添加電阻的抗單粒子效應的SRAM6T單元的電路原理圖。圖3為本專利技術實施例一中的抗單粒子效應SRAM單本文檔來自技高網...

【技術保護點】
一種抗單粒子效應的靜態隨機存儲器單元，其特征在于，所述存儲器單元至少包括：第一交叉耦合型反相器，由第一上拉管和第二上拉管組成；第二交叉耦合型反相器，由第一下拉管和第二下拉管組成；傳輸管，由第一存取管、第二存取管、第三存取管及第四存取管組成。

【技術特征摘要】

【專利技術屬性】
技術研發人員：陳靜，何偉偉，羅杰馨，王曦，
申請(專利權)人：中國科學院上海微系統與信息技術研究所，
類型：發明
國別省市：上海;31