一種SRAM單元制造技術

本實用新型專利技術提出一種全新的6管SRAM單元結構，此結構采用讀寫分開技術，從而很大程度上解決了噪聲容限的問題，并且此結構在數據保持狀態下，采用漏電流以及正反饋保持數據，從而不需要數據的刷新來維持數據。仿真顯示了正確的讀寫功能，并且讀寫速度和6管基本相同，但是比普通6管SRAM單元讀寫功耗顯著降低。本實用新型專利技術能夠有效的提高靜態噪聲容限從而增強了存儲單元的穩定性，并且極大的降低整體的功耗。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及集成電路技術，特別涉及SRAM存儲器設計領域。
技術介紹
近40年的CMOS器件不斷縮小，以求達到更高的速度，更高性能和更低功耗。靜態隨機存取存儲器(SRAM)憑著其高速和易用性的優勢，已被廣泛應用于系統級芯片(S0C)。據國際半導體技術藍圖(ITRS)的預測，到2013年內存將占到SOC面積的90%，這將導致了芯片的性能越來越取決于SRAM的性能。但是，隨著CMOS技術的進一步發展，由此需要降低電源電壓和閾值電壓，而這一系列舉措勢必會降低SRAM單元的穩定性。另外，在深亞微米情況下，工藝環境以及隨之帶來的參數變化也會大大影響SRAM單元的穩定性。如圖I所示，在傳統6T-SRAM結構里，數據存儲節點通過存取管直接連接到位線 外由于這種直接讀寫機制會使存儲節點很容易受到外部噪聲的影響從而可能導致邏輯錯誤。除了數據的穩定性問題之外，不斷增大的芯片漏電流也是另一個需要考慮的問題。在現代高性能微處理器，超過40%的功耗是由于泄漏電流引起的。隨著越來越多的晶體管集成到微處理器上，漏電功耗的問題將會更加突出。此外，漏電是待機模式下唯一能耗來源。SRAM單元是漏電流的一個重要來源。
技術實現思路
本技術在分析傳統6T-SRAM基礎上，并基于以上考慮，提出了一種高可靠性低功耗的新6管SRAM單元，從而極大的降低整體功耗和增強穩定性。為了實現上述目的，本技術提供了一種SRAM存儲器，包括由M2和M4的P型MOS管，以及Ml，M3，M5，M6的N型MOS管構成的存儲單元。其中所述第一 N型MOS管的漏極與第二 P型MOS管的漏極連接于存儲節點Q ;所述第二 P型MOS管的源極與所述第三P型MOS管的源極均連接于高電源電平；所述第三P型MOS管漏極與第四型N型MOS管漏極連接于存儲節點Qbar ;所述第三P型MOS管柵極與第四型N型MOS管柵極連接于存儲節點Q ;所述第一N型MOS管的柵極連接于字線信號，而源極連接于位線非信號線；所述第二P型MOS管的柵極與第五N型MOS柵極連接于存儲節點Qbar ;所述第五N型MOS管的源極連接于位線信號；所述第五N型MOS管的柵極連接于讀控制信號線；所述第四N型MOS管的漏極和第六N型MOS管的漏極連接于低電源電平。本技術中SRAM存儲單元結構鑒于讀電流與噪聲容限的沖突，采用讀寫分開機制，將存儲節點和讀輸出分開，從而不會使位線的波動干擾到存儲節點的值；另外，每次讀或者寫過程中，只需要一個位線參與工作，因此相比較6T而言降低了功耗，仿真顯示了正確的讀寫功能，并且讀寫速度和6管基本相同，但是比普通6管SRAM單元讀寫功耗下降了 39%。附圖說明圖I為現有技術的6T結構的SRAM存儲單元結構圖。圖2為本技術的6T結構的SRAM存儲單元結構圖。圖3為新型SRAM結構中VDD到GND的電流路徑示意圖。具體實施方式圖2所示為本技術6T結構的SRAM存儲單元結構，N型MOS管M5和M6負責讀操作，N型MOS管M1，M4，P型MOS管M2，M3完成寫操作，讀寫操作的時候只有一個位線參與工作，因此整個單元功耗顯著降低。在空閑模式下，即讀操作和寫操作都不工作的情況下，當O存在Q點時，M3打開，Qbar保持在Vdd，同時M2，M4關閉的，此時Q點的數據O可能受到漏電流IDS_M2漏電堆積，從而在Q點產生一定電壓，甚至可能導致Q點數據翻轉，產生錯誤邏輯，因此要利用Ml管的漏電流，主要是Ml的亞閾值電流，為了這個目的，所以在空閑模式下要將位線拉到地，同時將字線WL保持在亞閾值工作的條件下，這樣就可以無需刷新正確存儲數據O。當I存在Q點時，M4，M2打開，在Q和Qbar之間有正反饋，因此Q點被M2管拉到Vdd，Qbar被M4管拉到地，但是此時Ml管是處在亞閾值條件下，因此有一條路徑從VDD到，這會導致Q點數據不穩定，甚至有可能翻轉，但是由于流經M2的電流遠遠大于流經Ml的電流，因此數據相對還是比較穩定的。另一條位線現拉到地，因此在空閑模式下讀路徑這端漏電流很小，可以忽略。寫I操作開始，WL高電平打開Ml管，讀控制管RL關閉，BL充電使得=1，BL=0，Q點開始充電到1(此時由于N型MOS管傳遞的是弱1)，從而打開M4管，使Qbar=O,同時正反饋打開M2管，將Q點保持在強I。相反，寫O操作的時候，位線M放電到IE =0,打開字線WL，Q=0，同時打開M3管，Qbar=l。在結束寫操作后，單元進入空閑模式。讀操作主要由M5，M6管負責，Qbar連接到M5管的柵極，BL充電到高電平。讀I的時候，Q=L Qbar=O, M5關閉的，因而靈敏放大器從BL讀出的是I ;當讀O操作的時候，WL字線關閉的，RL開啟，Q=0，Qbar=I,管子M5開啟，M5管和M6管共同下拉BL，讀出數據O。在結束讀操作后，單元進入空閑模式。結合圖3，當數據存O的時候，新型6T-SRAM是通過Ml管的亞閾值電流來保持數據的；當數據存I的時候，由于M2，M4的正反饋作用，新型SRAM采用漏電流保持技術，從而不需要數據的刷新來維持數據，另外漏電泄露不會在Q點產生過高的浮空電壓，因而數據更加穩定。權利要求1.一種SRAM單元，其特征在于主要包括如下部分由M2和M4的P型MOS管，以及Ml，M3，M5，M6的N型MOS管構成的存儲單元；第一 N型MOS管的漏極與第二 P型MOS管的漏極連接于存儲節點Q，所述第二 P型MOS管的源極與所述第三P型MOS管的源極均連接于高電源電平，所述第三P型MOS管漏極與第四型N型MOS管漏極連接于存儲節點Qbar，所述第三P型MOS管柵極與第四型N型MOS管柵極連接于存儲節點Q，所述第一 N型MOS管的柵極連接于字線信號，而源極連接于位線非信號線；所述第二 P型MOS管的柵極與第五N型MOS柵極連接于存儲節點Qbar，所述第五N型MOS管的源極連接于位線信號，所述第五N型MOS管的柵極連接于讀控制信號線，所述第四N型MOS管的漏極和第六N型MOS管的漏極連接于低電源電平。專利摘要本技術提出一種全新的6管SRAM單元結構，此結構采用讀寫分開技術，從而很大程度上解決了噪聲容限的問題，并且此結構在數據保持狀態下，采用漏電流以及正反饋保持數據，從而不需要數據的刷新來維持數據。仿真顯示了正確的讀寫功能，并且讀寫速度和6管基本相同，但是比普通6管SRAM單元讀寫功耗顯著降低。本技術能夠有效的提高靜態噪聲容限從而增強了存儲單元的穩定性，并且極大的降低整體的功耗。文檔編號G11C11/413GK202677856SQ201220309819公開日2013年1月16日 申請日期2012年6月29日 優先權日2012年6月29日專利技術者張震 申請人:南京理工大學常熟研究院有限公司本文檔來自技高網...

【技術保護點】
一種SRAM單元，其特征在于主要包括如下部分：由M2和M4的P型MOS管，以及M1，M3，M5，M6的N型MOS管構成的存儲單元；第一N型MOS管的漏極與第二P型MOS管的漏極連接于存儲節點Q，所述第二P型MOS管的源極與所述第三P型MOS管的源極均連接于高電源電平，所述第三P型MOS管漏極與第四型N型MOS管漏極連接于存儲節點Qbar，所述第三P型MOS管柵極與第四型N型MOS管柵極連接于存儲節點Q，所述第一N型MOS管的柵極連接于字線信號，而源極連接于位線非信號線；所述第二P型MOS管的柵極與第五N型MOS柵極連接于存儲節點Qbar，所述第五N型MOS管的源極連接于位線信號，所述第五N型MOS管的柵極連接于讀控制信號線，所述第四N型MOS管的漏極和第六N型MOS管的漏極連接于低電源電平。

【技術特征摘要】

【專利技術屬性】
技術研發人員：張震，
申請(專利權)人：南京理工大學常熟研究院有限公司，
類型：實用新型
國別省市：