防閂鎖效應的保護環結構和驗證方法技術

本發明專利技術公開了一種防閂鎖效應的保護環結構，在所述P阱的形成有P+保護環，所述P+保護環環繞在所述NMOS周圍；在所述N阱中不形成保護環。本發明專利技術保護環結構具有良好的閂鎖抑制能力，能夠縮減器件面積，并降低成本。本發明專利技術還提供一種防閂鎖效應的保護環結構的驗證方法，能夠良好的驗證保護環結構的抑制閂鎖效應的能力，并能得到發生閂鎖效應的位置分布，方便保護環結構的不斷改善。

【技術實現步驟摘要】
本專利技術涉及半導體集成電路制造領域，特別是涉及一種防閂鎖效應的保護環結構。本專利技術還涉及一種防閂鎖效應的保護環結構的驗證方法。
技術介紹
閂鎖效應(Latch-up Effect)是一種由脈沖電流或電壓波動使互補性MOS場效應管(CMOS)的寄生晶閘管(SCR)開啟導致雪崩電流放大效應的一種自毀性現象。通過在Vdd和Nss輸電線間建立低阻通道，可以使高電流在寄生電路之間流通，從而導致電路停止正常工作甚至自毀。在現有技術中，可以利用倒摻雜井(Retrograde Well),溝槽隔離(Trench·Isolation),在重慘襯底上增加外延層(Epitaxial layer on heavily doped substrate)等工藝手段以期降低Well區阻值，從而達到抑制寄生效應的作用。而對于工藝窗口較小的器件，采用設計優化的方法同樣能夠達到抑制閂鎖的作用。比如保護環結構(Guard-Ring Structure)就是一種用來防止器件發生閂鎖效應的一種設計結構。通過在N阱(N-well)中加入N+環即N+保護環，或在P阱(P_well)中加入P+環即P+保護環可以達到抑制閂鎖電流的作用。現有技術中通常是采用對稱型雙保護環(Double Guard-Ring)或對稱型雙-多重保護環結構(Multi-Double Guard-Ring)以確保抑制效果。如圖I所示，為現有對稱型雙保護環的示意圖，在硅襯底上形成有P阱(P_Well)4和N阱(N-Well) 1，在所述P阱4中形成有NM0S，所述NMOS形成于所述N+區6中；在所述N阱I中形成有PM0S，所述PMOS形成于所述P+區3中。現有對稱型雙保護環包括了兩個保護環，分別為在所述P阱4的形成有P+保護環5，所述P+保護環5環繞在所述NMOS即所述N+區6周圍；在所述N阱I的形成有N+保護環2，所述N+保護環2環繞在所述PMOS即所述P+區3周圍。所述P+保護環5和所述N+保護環2都為只圍繞一個NMOS或PMOS的單重結構。特征寬度W為所述PMOS的P+源漏區即所述P+區3和所述NMOS的N+源漏區即所述N+區6之間的最小寬度。如圖2所示，為現有對稱型雙-多重保護環的示意圖，和圖I不同之處為所述P+保護環5A為由多個相互連接的小環組成多重結構，每一個所述小環圍繞于一個所述NMOS的周圍；所述N+保護環2A為由多個相互連接的小環組成多重結構，每一個所述小環圍繞于一個所述PMOS的周圍。如圖I和圖2所示的現有對稱型雙保護環和雙-多重保護環，雖然能夠確保抑制效果，但是由于在P阱和N阱中都需要設計保護環，隨著器件尺寸的不斷縮小，稱型雙保護環結構相對設計面積就會較大，為進一步縮減面積和成本降低帶來很大的挑戰。
技術實現思路
本專利技術所要解決的技術問題是提供一種防閂鎖效應的保護環結構，具有良好的閂鎖抑制能力，能夠縮減器件面積，并降低成本。本專利技術還提供一種防閂鎖效應的保護環結構的驗證方法，能夠良好的驗證保護環結構的抑制閂鎖效應的能力，并能得到發生閂鎖效應的位置分布，方便保護環結構的不斷改善。為解決上述技術問題，本專利技術提供一種防閂鎖效應的保護環結構，在硅襯底上形成有P阱和N阱，在所述P阱中形成有NMOS，在所述N阱中形成有PMOS，保護環結構為一種非對稱型結構，在所述P阱的形成有P+保護環，所述P+保護環環繞在所述NMOS周圍；在所述N阱中不形成保護環。進一步的改進是，所述P+保護環為圍繞于一個所述NMOS的周圍的單重結構。進一步的改進是，所述P+保護環為由多個相互連接的小環組成多重結構，每一個所述小環圍繞于一個所述NMOS的周圍。 為解決上述技術問題，本專利技術提供一種防閂鎖效應的保護環結構的驗證方法，包括如下步驟步驟一、準備具有不同特征寬度的防閂鎖效應的保護環結構；所述保護環結構為一種非對稱型結構，各不同特征寬度的防閂鎖效應的保護環結構的形成方法為在硅襯底上形成P阱和N講，在所述P阱中形成NM0S，在所述N阱中形成PM0S，在所述P阱的形成P+保護環，所述P+保護環環繞在所述NMOS周圍；在所述N阱中不形成保護環；所述特征寬度為所述PMOS的P+源漏區和所述NMOS的N+源漏區之間的最小寬度。步驟二、在不同的溫度下對各不同特征寬度的所述保護環結構進行電性測試，得到各不同特征寬度的所述保護環結構在不同溫度下是否存在閂鎖效應、以及存在閂鎖效應時對應的開啟電壓。步驟三、對具有閂鎖效應的所述保護環結構進行定位分析，方法為將所述保護環結構驅動到對應的不同寬度和不同溫度下的開啟電壓從而使所述保護環結構驅動進入到發生閂鎖效應的狀態；采用晶背光發射顯微成像系統對所述硅襯底進行觀察，通過觀察到的光斑的位置、大小和亮度得到發生閂鎖效應的位置分布特征和所述防閂鎖效應的保護環結構的對閂鎖電流的吸收能力。步驟四、根據測試結果，對所述防閂鎖效應的保護環結構進行優化，將對閂鎖電流的吸收能力強的結構應用到器件結構中。進一步的改進是，步驟一中所述保護環結構還包括無保護環結構、非對稱型N+保護環結構、對稱型雙保護環結構。所述無保護環結構在所述P阱和所述N阱中都不形成保護環。所述非對稱型N+保護環結構在所述P阱的形成不形成保護環，在所述N阱中形成N+保護環，所述N+保護環環繞在所述PMOS周圍。所述對稱型雙保護環結構在所述P阱的形成P+保護環，所述P+保護環環繞在所述NMOS周圍；在所述N阱中形成N+保護環，所述N+保護環環繞在所述PMOS周圍。進一步的改進是，步驟二中采用I-V特征測試儀器進行電性測試，I-V特征測試儀器由兩臺源測量單元和一臺個人電腦以及IEEE-488傳輸線組成，測試步驟為先由第一臺源測量單元對所述保護環結構施加大于50V的電壓，使所述保護環結構進入雪崩擊穿狀態。接著將所述第一臺源測量單元所施加的電壓從高電壓掃至低電壓，并記錄不同施加電壓下對應的電流值。利用第二臺源測量單元同步記錄不同施加電壓下的電壓值。根據所述電流值和所述電壓值繪制出ι-v曲線，根據所述I-V曲線確定各不同特征寬度的所述保護環結構在不同溫度下是否存在閂鎖效應、以及存在閂鎖效應時對應的開啟電壓。7、如權利要求6所述的防閂鎖效應的保護環結構的驗證方法，其特征在于兩臺所述源測量單元都為Keithley-236型源測量單元。進一步的改進是，所述晶背光發射顯微成像系統由一臺光學顯微鏡、一臺冷卻CXD照相機、一臺圖像處理設備、一臺開啟點測試儀和一組濾鏡組成。本專利技術防閂鎖效應的保護環結構 具有良好的閂鎖抑制能力，能夠縮減器件面積，并降低成本。本專利技術防閂鎖效應的保護環結構的驗證方法能夠良好的驗證保護環結構的抑制閂鎖效應的能力，并能得到發生閂鎖效應的位置分布，方便保護環結構的不斷改善。附圖說明下面結合附圖和具體實施方式對本專利技術作進一步詳細的說明圖I是現有對稱型雙保護環的示意圖；圖2是現有對稱型雙-多重保護環的示意圖；圖3是本專利技術實施例一防閂鎖效應的保護環結構的示意圖；圖4是本專利技術實施例二防閂鎖效應的保護環結構的示意圖；圖5是本專利技術實施例方法的I-V特征測試儀器的示意圖；圖6是本專利技術實施例方法的晶背光發射顯微成像系統的示意圖；圖7A-圖7D是本專利技術實施例方法的各種保護環結構的示意圖；圖8是本專利技術實施例方法測得的一種現有對稱型雙保護環的閂鎖電流本文檔來自技高網...

【技術保護點】
一種防閂鎖效應的保護環結構，在硅襯底上形成有P阱和N阱，在所述P阱中形成有NMOS，在所述N阱中形成有PMOS，其特征在于：保護環結構為一種非對稱型結構，在所述P阱的形成有P+保護環，所述P+保護環環繞在所述NMOS周圍；在所述N阱中不形成保護環。

【技術特征摘要】
1.一種防閂鎖效應的保護環結構，在硅襯底上形成有P阱和N阱，在所述P阱中形成有NMOS，在所述N阱中形成有PMOS，其特征在于保護環結構為一種非對稱型結構，在所述P阱的形成有P+保護環，所述P+保護環環繞在所述NMOS周圍；在所述N阱中不形成保護環。2.如權利要求I所述的防閂鎖效應的保護環結構，其特征在于所述P+保護環為圍繞于一個所述NMOS的周圍的單重結構。3.如權利要求I所述的防閂鎖效應的保護環結構，其特征在于所述P+保護環為由多個相互連接的小環組成多重結構，每一個所述小環圍繞于一個所述NMOS的周圍。4.一種防閂鎖效應的保護環結構的驗證方法，其特征在于，包括如下步驟 步驟一、準備具有不同特征寬度的防閂鎖效應的保護環結構；所述保護環結構為一種非對稱型結構，各不同特征寬度的防閂鎖效應的保護環結構的形成方法為在硅襯底上形成P阱和N阱，在所述P阱中形成NMOS，在所述N阱中形成PMOS，在所述P阱的形成P+保護環，所述P+保護環環繞在所述NMOS周圍；在所述N阱中不形成保護環；所述特征寬度為所述PMOS的P+源漏區和所述NMOS的N+源漏區之間的最小寬度； 步驟二、在不同的溫度下對各不同特征寬度的所述保護環結構進行電性測試，得到各不同特征寬度的所述保護環結構在不同溫度下是否存在閂鎖效應、以及存在閂鎖效應時對應的開啟電壓； 步驟三、對具有閂鎖效應的所述保護環結構進行定位分析，方法為將所述保護環結構驅動到對應的不同寬度和不同溫度下的開啟電壓從而使所述保護環結構驅動進入到發生閂鎖效應的狀態；采用晶背光發射顯微成像系統對所述硅襯底進行觀察，通過觀察到的光斑的位置、大小和亮度得到發生閂鎖效應的位置分布特征和所述防閂鎖效應的保護環結構的對閂鎖電流的吸收能力； 步驟四、根據測試結果...

【專利技術屬性】
技術研發人員：廖炳隆，余超，吳健，徐雁，
申請(專利權)人：上海華虹NEC電子有限公司，
類型：發明
國別省市：