具有靜電放電保護模塊的半導體器件及其制造方法技術

提出了一種集成有靜電放電保護模塊和半導體晶體管的半導體器件及其制造方法。根據本發明專利技術的實施例，所述靜電放電保護模塊呈餅狀，包括第一導電類型的中心摻雜區和圍繞該中心摻雜區交替排布的多個第二導電類型摻雜區和第一導電類型摻雜區，所述中心摻雜區布滿所述半導體晶體管的整個柵極金屬焊盤部分的下方并與之耦接，所述半導體晶體管的源極金屬耦接所述靜電放電保護模塊中最外圍的第一導電類型摻雜區。該靜電放電保護模塊不僅可以保護所述半導體晶體管的柵氧化層不受靜電放電的損害，而且具有較小的串聯電阻及改善的電流均衡性。

【技術實現步驟摘要】

本專利技術的實施例涉及半導體器件，尤其涉及具有靜電保護模塊的半導體器件及其制造方法。
技術介紹
金屬氧化物半導體場效應晶體管(MOSFET)、結型場效應晶體管(JFET)以及雙擴散金屬氧化物半導體場效應晶體管(DMOS)等半導體器件在電子產業中已得到了廣泛的應用。舉幾個簡單的例子，這些半導體器件可以被用于功率放大器以及低噪聲放大器中，也可以作為功率開關管用于功率轉換電路中。為了提高這些半導體器件的工作穩定性及安全性，通常需要為其提供靜電放電(ESD)保護模塊。以DMOS用作功率開關管時為例，在DMOS關斷的瞬態變化過程中，由于靜電放電 (ESD)產生的施加于DMOS的柵極和源極之間的電壓可能瞬間高達10000多伏特，而導致DMOS的柵氧化層損壞。這將導致應用了該DMOS的電子產品不能正常工作。通常，為了防止ESD對DMOS等半導體器件的柵氧化層的損害，可以在DMOS等半導體器件的柵極和源極之間耦接靜電放電(ESD)保護模塊，以在靜電放電(ESD)產生的電壓高于一定值(例如，該值可以設定為低于DMOS的柵氧化層的擊穿電壓值)時使該ESD保護模塊導通，從而為ESD的能量釋放提供通路。該ESD保護模塊可以是分立的，也可以集成于半導體器件中。為了降低產品尺寸及生產成本，將ESD保護模塊集成于半導體器件中已成為一種趨勢。典型地，ESD保護模塊可以包括一組串聯的PN 二極管。這些PN 二極管可以通過在制作有半導體器件例如MOSFET本身的襯底表面上淀積多晶硅層，然后將該多晶硅層刻蝕而保留用于制造PN 二極管組的部分，再將該保留的多晶硅層進行摻雜而形成交替排列的P型和N型摻雜區而形成。該串聯的PN 二極管組耦接于MOSFET的源電極金屬和柵電極金屬之間以為MOSFET的柵氧化層提供ESD保護。然而，這些PN二極管的串聯電阻以及電流均勻性是影響其ESD保護性能的重要因素。串聯電阻越小，電流均勻性越好，其可以提供的ESD保護性能越高。因而希望提出一種集成有ESD保護模塊的半導體器件，使該ESD保護模塊具有較小的電阻和較好的電流均勻性，從而為該半導體器件提供更好的ESD保護。
技術實現思路
針對現有技術中的一個或多個問題，本專利技術的實施例提供一種包含有ESD保護模塊的半導體器件及其制造方法。在本專利技術的一個方面，提出了一種半導體器件，該半導體器件可以包括半導體襯底，具有第一導電類型，包括有效單元區域和邊緣區域；半導體晶體管，形成于所述半導體襯底的有效單元區域中，其中所述半導體晶體管包括漏區、柵區和源區；耦接所述柵區的柵極金屬和耦接所述源區的源極金屬；以及靜電放電保護模塊，形成于所述半導體襯底的邊緣區域上方，包括靜電放電保護層和第一隔離層，其中所述第一隔離層位于所述半導體襯底和所述靜電放電保護層之間，將所述靜電放電保護層與所述半導體襯底隔離；其中，所述源極金屬位于所述有效單元區域上方，所述柵極金屬位于所述邊緣區域上方，所述源極金屬和所述柵極金屬之間具有隔離間隙，其中所述柵極金屬具有柵極金屬焊盤部分和柵極金屬走線部分；所述靜電放電保護層呈餅狀，包括第一導電類型的中心摻雜區和圍繞該中心摻雜區交替排布的多個第二導電類型摻雜區和第一導電類型摻雜區，其中所述第二導電類型與所述第一導電類型相反，所述中心摻雜區實質上布滿整個所述柵極金屬焊盤部分的下方；并且所述柵極金屬焊盤部分耦接所述靜電放電保護層的中心摻雜區，所述源極金屬耦接所述靜電放電保護層中最外圍的第一導電類型摻雜區。根據本專利技術的實施例，該半導體器件的所述靜電放電保護層可以進一步包括具有所述第二導電類型的懸浮摻雜區，環繞所述交替排布的多個第二導電類型摻雜區和第一導電類型摻雜區的外圍形成，該懸浮摻雜區電懸浮。根據本專利技術的實施例，該半導體器件的所述柵極金屬焊盤部分凹陷入所述源極金屬中，在所述柵極金屬焊盤部分和所述柵極金屬走線部分之間形成連接該柵極金屬焊盤部 分與柵極金屬走線部分的柵極金屬頸；所述源極金屬具有源極金屬指，延伸至所述柵極金屬頸的兩側，以環包所述柵極金屬焊盤部分。根據本專利技術的實施例，該半導體器件中，所述靜電放電保護層的所述第一導電類型的中心摻雜區和圍繞該中心摻雜區的其它第一導電類型摻雜區具有較重的摻雜濃度。根據本專利技術的實施例，該半導體器件可以進一步包括層間介電層，該層間介電層覆蓋所述靜電放電保護層以及所述半導體襯底，將所述柵極金屬和所述源極金屬與所述靜電放電保護層以及所述半導體襯底隔開；所述中心摻雜區通過形成于所述層間介電層中的第一通孔與所述柵極金屬焊盤部分耦接；所述靜電放電保護層中最外圍的第一導電類型摻雜區通過形成于所述層間介電層中的第二通孔與所述源極金屬耦接。根據本專利技術的實施例，該半導體器件中，所述半導體晶體管可以包括垂直型溝槽柵金屬氧化物半導體場效應晶體管。在本專利技術的另一方面，提出了一種形成集成有半導體晶體管和靜電放電保護模塊的半導體器件的方法，包括提供半導體襯底的步驟，所述半導體襯底具有第一導電類型，包括有效單元區域和邊緣區域；在所述半導體襯底的有效單元區域中形成半導體晶體管的步驟，其中形成所述半導體晶體管的步驟包括在所述半導體襯底的有效單元區域中形成漏區、柵區和源區的步驟；在所述半導體襯底的邊緣區域上方形成靜電放電保護模塊的步驟；以及在所述有效單元區域上方形成源極金屬并在所述邊緣區域上方形成柵極金屬的步驟，所述源極金屬和所述柵極金屬之間具有隔離間隙，其中所述柵極金屬具有柵極金屬焊盤部分和柵極金屬走線部分。根據本專利技術的實施例所述形成靜電放電保護模塊的步驟可以包括在所述半導體襯底的邊緣區域上方形成第一隔離層的步驟，以及在所述第一隔離層上形成靜電放電保護層的步驟。根據本專利技術的實施例，所述形成靜電放電保護層的步驟可以包括形成餅狀的多晶硅層以及對該多晶硅層進行摻雜的步驟，使該多晶硅層具有第一導電類型的中心摻雜區和圍繞該中心摻雜區交替排布的多個第二導電類型摻雜區和第一導電類型摻雜區；其中，所述第二導電類型與所述第一導電類型相反；所述中心摻雜區基本上布滿整個所述柵極金屬焊盤部分的下方并且與所述柵極金屬焊盤部分耦接；所述多個第二導電類型摻雜區和第一導電類型摻雜區中最外圍的第一導電類型摻雜區與所述源極金屬耦接。在本專利技術的又一方面，提出了一種形成半導體器件的方法，包括a)提供半導體襯底的步驟，所述半導體襯底具有第一導電類型，包括有效單元區域和邊緣區域山)在所述有效單元區域中形成柵區的步驟；c)在所述半導體襯底中進行具有第二導電類型的體區離子注入的步驟，所述第二導電類型與所述第一導電類型相反；d)在所述半導體襯底上形成第一隔離層的步驟；e)在所述第一隔離層上形成多晶硅層的步驟；f)在所述多晶硅層中進行具有所述第二導電類型的ESD離子注入的步驟；g)進行離子推進擴散的步驟，使所述半導體襯底中形成具有所述第二導電類型的體區，并使所述多晶硅層具有所述第二導電類型；h)將所述第一隔離層和所述多晶硅層進行刻蝕的步驟，使所述第一隔離層和所述多晶硅層呈餅狀并位于所述邊緣區域上方；i)在所述半導體襯底和所述多晶硅層中進行具有第一導電類型的離子注入和擴散的步驟，以使所述半導體襯底的有效單元區域的體區中形成源區，并且使所述多晶硅層具有第一導電類型的中心摻雜區和圍繞該中心摻雜區交替排布的多個第二導電類型摻本文檔來自技高網...

【技術保護點】
一種半導體器件，包括：半導體襯底，具有第一導電類型，包括有效單元區域和邊緣區域；半導體晶體管，形成于所述半導體襯底的有效單元區域中，其中所述半導體晶體管包括漏區、柵區和源區；耦接所述柵區的柵極金屬和耦接所述源區的源極金屬；和靜電放電保護模塊，形成于所述半導體襯底的邊緣區域上方，包括靜電放電保護層和第一隔離層，其中所述第一隔離層位于所述半導體襯底和所述靜電放電保護層之間，將所述靜電放電保護層與所述半導體襯底隔離；其中，所述源極金屬位于所述有效單元區域上方，所述柵極金屬位于所述邊緣區域上方，所述源極金屬和所述柵極金屬之間具有隔離間隙，其中所述柵極金屬具有柵極金屬焊盤部分和柵極金屬走線部分；所述靜電放電保護層呈餅狀，包括第一導電類型的中心摻雜區和圍繞該中心摻雜區交替排布的多個第二導電類型摻雜區和第一導電類型摻雜區，其中所述第二導電類型與所述第一導電類型相反，所述中心摻雜區實質上布滿整個所述柵極金屬焊盤部分的下方；并且所述柵極金屬焊盤部分耦接所述靜電放電保護層的中心摻雜區，所述源極金屬耦接所述靜電放電保護層中最外圍的第一導電類型摻雜區。

【技術特征摘要】

【專利技術屬性】
技術研發人員：馬榮耀，李鐵生，王懷鋒，李恒，銀發友，
申請(專利權)人：成都芯源系統有限公司，
類型：發明
國別省市：