記憶體結構制造技術

本發明專利技術是有關于一種記憶體結構，其區分為記憶胞區與非記憶胞區，且包括：多個記憶胞以及導體材料。多個記憶胞設置于記憶胞區中，且在此些記憶胞中具有多個第一凹部。導體材料跨越記憶胞區與非記憶胞區并覆蓋記憶胞且深入多個第一凹部。藉此，本發明專利技術的記憶體結構，通過使記憶胞區與非記憶胞區中的字元線具有實質上平坦的上表面，可以防止字元線產生斷線或者線寬頸縮的問題。此外，還可以將本發明專利技術的記憶體結構應用于不同類型的記憶體元件中，以提高半導體記憶元件的生產品質及效率。

【技術實現步驟摘要】

本專利技術涉及一種半導體元件，特別是涉及一種可避免字元線斷線(opening)或者線寬頸縮(necking)的記憶體結構。
技術介紹
記憶體是用以儲存資料或數據的半導體元件，其廣為應用于電腦或電子設備中，隨著微處理器功能的日漸強大，對于各種類型的記憶體的需求也隨之增加。根據不同的記憶體類型的需求會有不同的記憶體結構設計，例如設置有垂直通道結構設計的垂直通道記憶體(vertical channel memory, VC memory)、具有氧化物凹陷(oxide recess)結構的浮置柵極記憶體(floating gate memory, FG memory)以及具有薄膜堆疊結構的三維記憶體(3D memory)等。在一般記憶體布局中，字元線(word line)是橫跨主動區域(active region)的， 亦即設置有多個記憶胞的元件密集區域，或稱記憶胞區。通常，在半導體元件前段工藝中會因為記憶體結構的設計，而造成用以形成字元線的導體層在橫跨至元件密集區域的交界處產生較大的階差(st印difference) 0此階差會使得在后續對導體層進行圖案化的微影步驟中產生光失焦(defocus)的現象，而使得所形成的字元線產生斷線或者線寬頸縮的問題，進而降低記憶體元件的生產品質與效率。隨著半導體元件的積集化，更需要針對此問題提出適當的解決方法。由此可見，上述現有的記憶體結構在結構與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決上述存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發展完成，而一般產品又沒有適切的結構能夠解決上述問題，此顯然是相關業者急欲解決的問題。因此如何能創設一種新型結構的記憶體結構，實屬當前重要研發課題之一，亦成為當前業界極需改進的目標。
技術實現思路
本專利技術的目的在于，克服現有的記憶體結構存在的缺陷，而提供一種新型結構的記憶體結構，所要解決的技術問題是使其可以避免字元線斷線或線寬頸縮，提高記憶體元件的生產品質，非常適于實用。本專利技術的目的及解決其技術問題是采用以下技術方案來實現的。依據本專利技術提出的一種記憶體結構，其區分為記憶胞區與非記憶胞區，且包括多個記憶胞以及導體材料。多個記憶胞設置于記憶胞區中，且在此些記憶胞中具有多個第一凹部。導體材料跨越記憶胞區與非記憶胞區，并覆蓋記憶胞且深入多個第一凹部。本專利技術的目的及解決其技術問題還可采用以下技術措施進一步實現。前述的記憶體結構，其中位于上述的記憶胞區與非記憶胞區中的導體材料具有實質上平坦的上表面。前述的記憶體結構，其中在上述的記憶胞區與非記憶胞區中，導體材料的實質上平坦的上表面的高度變化量與線寬的比為O I. O。前述的記憶體結構，其中所述的非記憶胞區為半空曠區。前述的記憶體結構，其中所述的非記憶胞區為虛擬記憶胞區，且記憶體結構更包括設置于虛擬記憶胞區中的多個虛擬結構，相鄰兩個虛擬結構之間具有第二凹部，第二凹部的底部與第一凹部的底部實質上位于相同的水平高度，且具有實質上相同的深度。本專利技術的目的及解決其技術問題還采用以下技術方案來實現。依據本專利技術提出的一種記憶體結構，其區分為記憶胞區與非記憶胞區，且包括多個記憶胞以及字元線。多個記憶胞設置于記憶胞區中，且在此些記憶胞中具有非共平面的介電結構。字元線跨越記憶胞區與非記憶胞區，并覆蓋記憶胞，且位于記憶胞區與非記憶胞區中的字元線具有實質上平坦的上表面以及非共平面的底表面，非共平面的底表面連接至非共平面的介電結構。本專利技術的目的及解決其技術問題還可采用以下技術措施進一步實現。 前述的記憶體結構，其中在上述的記憶胞區與非記憶胞區中，字元線的實質上平坦的上表面的高度變化量與線寬的比為O O. 5。前述的記憶體結構，其中在上述的記憶胞區與非記憶胞區中，字元線的實質上平坦的上表面的高度變化量為0A~ 300A。前述的記憶體結構，其中所述的非記憶胞區為半空曠區。前述的記憶體結構，其中所述的非記憶胞區為虛擬記憶胞區，且記憶體結構更包括設置于虛擬記憶胞區中的多個虛擬結構，此些虛擬結構的上表面與非共平面的介電結構的最高平面實質上位于相同的水平高度。本專利技術與現有技術相比具有明顯的優點和有益效果。借由上述技術方案，本專利技術記憶體結構至少具有下列優點及有益效果本專利技術的記憶體結構，通過使記憶胞區與非記憶胞區中的字元線具有實質上平坦的上表面，可以防止字元線產生斷線或者線寬頸縮的問題。此外，更可以將本專利技術的記憶體結構應用于不同類型的記憶體元件中，以提高半導體記憶元件的生產品質及效率。綜上所述，本專利技術是有關于一種記憶體結構，其區分為記憶胞區與非記憶胞區，且包括多個記憶胞以及導體材料。多個記憶胞設置于記憶胞區中，且在此些記憶胞中具有多個第一凹部。導體材料跨越記憶胞區與非記憶胞區并覆蓋記憶胞且深入多個第一凹部。本專利技術在技術上有顯著的進步，并具有明顯的積極效果，誠為一新穎、進步、實用的新設計。上述說明僅是本專利技術技術方案的概述，為了能夠更清楚了解本專利技術的技術手段，而可依照說明書的內容予以實施，并且為了讓本專利技術的上述和其他目的、特征和優點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。附圖說明圖IA 圖ID是依照本專利技術一實施例的記憶體結構的制造流程的剖面圖。圖IE是根據圖ID所繪示的本專利技術一實施例的記憶體結構的俯視圖。圖2A 圖2B是依照本專利技術一實施例的記憶體結構的制造流程的剖面圖。圖2C是根據圖2B所繪示的本專利技術一實施例的記憶體結構的俯視圖。圖3是依照本專利技術另一實施例所繪示的記憶體結構的剖面圖。圖4是依照本專利技術又一實施例所繪示的記憶體結構的剖面圖。100a、200a、300a、400a :非記憶胞區100b、200b、300b、400b :記憶胞區110、210、310、410 :基底120、220、350、430 :介電結構120a、220a、430a :頂介電層120b、220b、430b :電荷捕捉層120c、220c、430c :底介電層122、222、422 :凹部124,224 :突出部 126a、226a :第一慘雜區126b,226b :第二摻雜區130a、134a、140、230a、234a、360a、380a、460a :上表面132、132a、232、232a、370、470 :硅化金屬層134、234、360、460 :字元線134b、234b :字元線主體134c>234c :字元線頭134d、234d、360d :底表面150、250、312、412 :記憶胞290:區域160a、160b、222b、260a、260b、270a、270b :表面dl、d2、d3、d4 :距離H:階差Η1、Η2:高度Λ h I、Λ h2 :高度變化量380、480:虛擬結構320:隔離結構330:穿隧介電層340 :柵極區350a、350b、350c :介電層350d :最高平面420 :絕緣層440 :導體層具體實施例方式為更進一步闡述本專利技術為達成預定專利技術目的所采取的技術手段及功效，以下結合附圖及較佳實施例，對依據本專利技術提出的記憶體結構其具體實施方式、結構、特征及其功效，詳細說明如后。有關本專利技術的前述及其他
技術實現思路
、特點及功效，在以下配合參考圖式的較佳實施例的詳本文檔來自技高網...

【技術保護點】
一種記憶體結構，其特征在于其區分為一記憶胞區與一非記憶胞區，且包括：多個記憶胞，設置于該記憶胞區中，且在該些記憶胞中具有多個第一凹部；以及一導體材料，跨越該記憶胞區與該非記憶胞區并覆蓋該些記憶胞且深入該些第一凹部。

【技術特征摘要】

【專利技術屬性】
技術研發人員：黃育峰，
申請(專利權)人：旺宏電子股份有限公司，
類型：發明
國別省市：