非易失性存儲器件及其制造方法技術(shù)

本發(fā)明專利技術(shù)公開了一種非易失性存儲器件，包括：第一和第二垂直溝道層，其實(shí)質(zhì)上平行地從半導(dǎo)體襯底大致地向上突出；第一柵極組，其被配置成包括多個(gè)存儲器單元柵，所述多個(gè)存儲器單元柵實(shí)質(zhì)上沿第一垂直溝道層層疊并且通過實(shí)質(zhì)上插入在存儲器單元柵之間的層間絕緣層彼此隔離；第二柵極組，其被配置成包括多個(gè)存儲器單元柵，所述多個(gè)存儲器單元柵實(shí)質(zhì)上沿第二垂直溝道層層疊并且實(shí)質(zhì)上被插入在存儲器單元柵之間的層間絕緣層彼此隔離；管道溝道層，其被配置成將第一和第二垂直溝道層耦接；以及溝道層延伸部分，其大致地從管道溝道層向半導(dǎo)體襯底延伸并且被配置成將管道溝道層與半導(dǎo)體襯底耦接。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)的實(shí)施例總體而言涉及ー種，更具體而言涉及ー種具有三維(3D)結(jié)構(gòu)的。
技術(shù)介紹
隨著存儲器件領(lǐng)域例如非易失性存儲器件的進(jìn)展，對存儲器件的高集成度的要求日益提高。在已知技術(shù)中，通過使用減小以ニ維(2D)方式布置在半導(dǎo)體襯底之上的存儲器單元的尺寸的方法來增大特定面積內(nèi)的存儲器件的集成度。然而，存儲器單元的尺寸的減小在物理上是有限的。為此，最近提出一種通過將存儲器單元以3D方式布置在半導(dǎo)體襯底之上來制造高度集成的存儲器件的方法。如果，如上所述，存儲器單元以3D方式布置，則與以2D方式布置的存儲器単元相比，可有效地利用半導(dǎo)體襯底的面積并且可提高集成度。在3D非易失性存儲器件中，具有U形存儲串的3D非易失性存儲器件包括U形溝道層。每個(gè)U形溝道層包括第一和第二垂直溝道層以及用于將第一和第二垂直溝道層耦接的管道溝道層。3D非易失性存儲器件還包括沿第一和第二垂直溝道層中的每個(gè)形成的多個(gè)単元柵以及形成在U形溝道層兩端的選擇柵，并且所述多個(gè)單元柵通過插入在彼此之間的層間絕緣層而彼此層疊和隔離。單元柵和選擇柵被形成為包圍U形溝道層。在單元柵與U形溝道層之間形成存儲層。存儲層包括隧道絕緣層，所述隧道絕緣層被形成為與U形溝道層的外壁鄰接并包圍U形溝道層；電荷陷阱層，所述電荷陷阱層被形成為包圍隧道絕緣層；以及阻擋絕緣層，所述阻擋絕緣層被形成為包圍電荷陷阱層。在單元柵與U形溝道層之間還形成柵絕緣層。3D非易失性存儲器件可通過將電子注入形成在單元柵與U形溝道層的交叉處的電荷陷阱層來儲存數(shù)據(jù)，并且可通過將注入電荷陷阱層的電荷從電荷陷阱層向U形溝道層放電來擦除數(shù)據(jù)。尤其地，為了在擦除操作中在選擇柵側(cè)生成空穴，誘發(fā)柵致漏極泄漏(GIDL)，并且將生成的空穴引入U(xiǎn)形溝道層。因此，在U形溝道層與電荷陷阱層之間生成電位差，使得電荷陷阱層內(nèi)的電子被放電。然而，在此擦除操作中，存在的缺點(diǎn)是，擦除操作信號具有復(fù)雜的波形，為了誘發(fā)GIDL増加擦除時(shí)間，并且選擇柵的可靠性惡化。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)的實(shí)施例涉及ー種3D，其中所述3D非易失性存儲器件能夠提高具有大致U形存儲串的非易失性存儲器件的擦除速度。在本專利技術(shù)的一個(gè)實(shí)施例中，一種非易失性存儲器件包括第一垂直溝道層和第二垂直溝道層，所述第一垂直溝道層和所述第二垂直溝道層都實(shí)質(zhì)上平行地從半導(dǎo)體襯底大致地向上突出；第一柵極組，所述第一柵極組被配置成包括多個(gè)存儲器單元柵，所述多個(gè)存儲器單元柵實(shí)質(zhì)上沿所述第一垂直溝道層層疊并且實(shí)質(zhì)上被插入在所述存儲器單元柵之間的層間絕緣層彼此隔離；第二柵極組，所述第二柵極組被配置成包括多個(gè)存儲器単元柵，所述多個(gè)存儲器単元柵實(shí)質(zhì)上沿所述第二垂直溝道層層疊并且實(shí)質(zhì)上被插入在所述存儲器単元柵之間的層間絕緣層彼此隔離；管道溝道層，所述管道溝道層被配置成將所述第一垂直溝道層與所述第二垂直溝道層耦接；以及溝道層延伸部分，所述溝道層延伸部分大致地從所述管道溝道層向所述半導(dǎo)體襯底延伸并且被配置成將所述管道溝道層與所述半導(dǎo)體襯底耦接。在本專利技術(shù)的另ー實(shí)施例中，一種制造非易失性存儲器件的方法包括以下步驟實(shí)質(zhì)上在半導(dǎo)體襯底之上形成犧牲層圖案；通過實(shí)質(zhì)上在所述犧牲層圖案之上交替層疊多個(gè)第一和第二材料層形成層疊結(jié)構(gòu)；形成第一和第二溝道孔，所述第一和第二溝道孔被配置成穿透所述層疊結(jié)構(gòu)并且實(shí)質(zhì)上使所述犧牲層圖案暴露出來；通過實(shí)質(zhì)上去除所述犧牲層圖案來形成管道溝道孔；大致地在所述管道溝道孔的表面上并且實(shí)質(zhì)上在所述第一和第二溝道孔內(nèi)形成半導(dǎo)體層；形成縫隙，所述縫隙被配置成穿透實(shí)質(zhì)上位于所述第一和第二溝·道孔與所述半導(dǎo)體層之間的層疊結(jié)構(gòu)并且向下延伸到所述半導(dǎo)體襯底；以及利用半導(dǎo)體層實(shí)質(zhì)上填充所述管道溝道孔和從所述管道溝道孔延伸到所述半導(dǎo)體襯底的所述縫隙的一部分。在本專利技術(shù)的又一實(shí)施例中，一種制造非易失性存儲器件的方法包括以下步驟實(shí)質(zhì)上在半導(dǎo)體襯底之上或在半導(dǎo)體襯底內(nèi)形成第一管道柵層；通過刻蝕所述第一管道柵層，大致地在所述第一管道柵層內(nèi)形成第一溝槽；形成第二溝槽，所述第二溝槽大致地從所述第一溝槽向所述半導(dǎo)體襯底延伸；實(shí)質(zhì)上在所述第一和第二溝槽內(nèi)形成犧牲層圖案；通過實(shí)質(zhì)上在包括所述犧牲層圖案的整個(gè)結(jié)構(gòu)之上交替層疊多個(gè)第一和第二材料層，形成層疊結(jié)構(gòu)；形成第一和第二溝道孔，所述第一和第二溝道孔被配置成穿透所述層疊結(jié)構(gòu)并且使所述犧牲層圖案暴露出來；通過實(shí)質(zhì)上去除所述犧牲層圖案使所述第一和第二溝槽開放；實(shí)質(zhì)上在所述第一溝槽的表面上、大致地在所述第二溝槽內(nèi)以及大致地在所述第一和第二溝道孔內(nèi)形成半導(dǎo)體層；形成縫隙，所述縫隙被配置成穿透所述第二溝槽內(nèi)的實(shí)質(zhì)上位于所述第一和第二溝道孔與所述半導(dǎo)體層之間的層疊結(jié)構(gòu)，并且所述縫隙向下延伸到所述半導(dǎo)體襯底；以及利用半導(dǎo)體層實(shí)質(zhì)上填充所述第一和第二溝槽以及從所述第二溝槽向所述半導(dǎo)體襯底延伸的所述縫隙的一部分。附圖說明圖I是說明根據(jù)本專利技術(shù)第一實(shí)施例的非易失性存儲器件的圖；圖2是說明在根據(jù)本專利技術(shù)的一個(gè)實(shí)施例的非易失性存儲器件中可形成隔離層的區(qū)域的圖；圖3是說明根據(jù)本專利技術(shù)的一個(gè)實(shí)施例的非易失性存儲器件的讀取操作的圖；圖4A和4B是說明根據(jù)本專利技術(shù)的一個(gè)實(shí)施例的非易失性存儲器件的編程操作的圖；圖5是說明根據(jù)本專利技術(shù)的一個(gè)實(shí)施例的非易失性存儲器件的擦除操作的圖；圖6A至60是說明ー種制造圖I所示的非易失性存儲器件的方法的圖7A至7E是說明另ー種制造圖I所示的非易失性存儲器件的方法的圖；圖8是說明根據(jù)本專利技術(shù)第二實(shí)施例的非易失性存儲器件的圖；圖9A至9F是說明ー種制造圖8所示的非易失性存儲器件的方法的圖；圖IOA至IOC是說明另ー種制造圖8所示的非易失性存儲器件的方法的圖；以及圖11是說明根據(jù)本專利技術(shù)第三實(shí)施例的的圖。具體實(shí)施例方式下文，將參照附圖描述本專利技術(shù)的各種實(shí)施例。提供所述附圖以使本領(lǐng)域技術(shù)人員能夠理解本專利技術(shù)的實(shí)施例的范圍。然而，可以用不同的形式來實(shí)施本專利技術(shù)，而不應(yīng)被解釋為限于本文提供的實(shí)施例。確切地說，提供這些實(shí)施例是為了使本說明書變得清楚且完整，并 且將向本領(lǐng)域技術(shù)人員充分地傳達(dá)本專利技術(shù)的范圍。同時(shí)，可理解，當(dāng)ー個(gè)元件，例如層，被提及位于另ー個(gè)元件(例如，半導(dǎo)體襯底)“上(或之上)”時(shí)，其可與所述另ー個(gè)元件直接接觸，或者可在所述兩個(gè)元件之間插入ー個(gè)或多個(gè)第三元件，等等。此外，在附圖中，為了易于描述和清晰起見，每個(gè)層的尺寸和厚度被放大，并且在整個(gè)附圖中，相同的附圖標(biāo)記表示相同的元件。在本說明書中，使用了特定的術(shù)語。所述術(shù)語是用于描述本專利技術(shù)，而非用于限定本專利技術(shù)的意義或限制本專利技術(shù)的范圍。在本說明書中，“和/或”表示包括布置在“和/或”之前和之后的ー個(gè)或多個(gè)部件。此外，“連接/耦接”表示一個(gè)組件直接耦接到另ー個(gè)組件或經(jīng)由另一個(gè)組件間接耦接。在本說明書中，只要未在語句中明確敘述，則單數(shù)形式可包括復(fù)數(shù)形式。此外，本說明書中所使用的“包括/包括”表示存在或増加ー個(gè)或多個(gè)組件、步驟、操作和元件。在下列附圖中，使用XYZ直角坐標(biāo)系來描述方向。將大致地平行于半導(dǎo)體襯底的上表面且大致地彼此正交的兩個(gè)方向假定為大致地處于X和Y方向，而將大致地與X和Y方向正交且大致地與導(dǎo)電層和絕緣層的層疊方向平行的方向假定為大致地處于Z方向。圖I是說明根據(jù)本專利技術(shù)第一實(shí)施例的非易失性存儲器件的圖。應(yīng)注意，為方便起見，圖I中未示出絕緣層本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種非易失性存儲器件，包括：第一垂直溝道層和第二垂直溝道層，所述第一垂直溝道層和所述第二垂直溝道層都實(shí)質(zhì)上平行地從半導(dǎo)體襯底大致地向上突出；第一柵極組，所述第一柵極組被配置成包括多個(gè)存儲器單元柵，所述多個(gè)存儲器單元柵實(shí)質(zhì)上沿所述第一垂直溝道層層疊并且實(shí)質(zhì)上被插入在所述存儲器單元柵之間的層間絕緣層彼此隔離；第二柵極組，所述第二柵極組被配置成包括多個(gè)存儲器單元柵，所述多個(gè)存儲器單元柵實(shí)質(zhì)上沿所述第二垂直溝道層層疊并且實(shí)質(zhì)上被插入在所述存儲器單元柵之間的層間絕緣層彼此隔離；管道溝道層，所述管道溝道層被配置成將所述第一垂直溝道層與所述第二垂直溝道層耦接；以及溝道層延伸部分，所述溝道層延伸部分從所述管道溝道層向所述半導(dǎo)體襯底延伸并且被配置成將所述管道溝道層與所述半導(dǎo)體襯底耦接。

【技術(shù)特征摘要】
...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：劉泫升，
申請(專利權(quán))人：愛思開海力士有限公司，
類型：發(fā)明
國別省市：