【技術實現步驟摘要】
本公開關于一種電子裝置，特別有關于一種模擬數字轉換裝置。
技術介紹
1、隨著半導體技術的演進，存儲陣列具有能力執行存儲器內運算(in?memorycomputing，imc)或存儲器內搜尋(in?memory?searching，ims)。存儲器內運算及存儲器內搜尋的結果通常需要經過模擬至數字轉換以得到數字數值；并且，必須仰賴模擬數字轉換裝置來執行模擬至數字轉換。
2、模擬數字轉換裝置包括幾種常用的類型：快閃模擬數字轉換器(flash?adc)、時域至數字轉換器(time?to?digital?converter，tdc)或連續漸近式暫存(successive-approximation?register，sar)形式的模擬數字轉換器。然而，上述模擬數字轉換裝置具有操作上的缺點。例如，快閃模擬數字轉換器是執行平行輸入，因此其硬件電路的面積較大。并且，時域至數字轉換器在執行溫度計碼與二元碼的轉換時，是基于正反器(dff)執行邏輯運算，因此其硬件電路的面積較大，并且運算時間較長。再者，連續漸近式暫存的模擬數字轉換器必須執行復雜的輸出儲存，并且必須額外產生參考電壓。
3、針對于上述議題，需要一種改良式的模擬數字轉換裝置，能夠具有較小的硬件電路面積并且較短的運算時間，并且能夠適應于存儲陣列的標準頁緩沖器的架構。
技術實現思路
1、根據本公開的一方面，提供一種模擬數字轉換裝置，包括以下元件。感應電路，耦接于存儲陣列的位線，并且用于感應位線的電流以產生位序列，位序列具有
本文檔來自技高網...【技術保護點】
1.一種模擬數字轉換裝置，包括：
2.根據權利要求1所述的模擬數字轉換裝置，其中該鎖存邏輯電路的這些邏輯電路包括一反向器與兩個與非門，該反向器與這些與非門執行該溫度計碼與該二元碼的真值轉換。
3.根據權利要求1所述的模擬數字轉換裝置，其中該感應電路包括：
4.根據權利要求3所述的模擬數字轉換裝置，其中該鎖存邏輯電路的這些鎖存器的其中一者耦接于該感應放大器的一輸出端以接收該位序列，這些鎖存器的其中另一者耦接于一數據輸入/輸出路徑以傳送該字節。
5.根據權利要求3所述的模擬數字轉換裝置，其中當該第一節點電壓大于或小于該閾值電壓時，該位序列具有邏輯值「0」或邏輯值「1」。
6.根據權利要求3所述的模擬數字轉換裝置，其中該感應電路根據該第一節點電壓下降至該閾值電壓的多個感應時間點產生該位序列。
7.根據權利要求6所述的模擬數字轉換裝置，其中當該轉換處理的該位寬度等于二時，該感應電路根據這些感應時間點的一第一時間點、一第二時間點與一第三時間點產生該位序列。
8.根據權利要求7所述的模擬數字轉換裝置，其中該鎖
9.根據權利要求6所述的模擬數字轉換裝置，其中當該轉換處理的該位寬度大于或等于三時，該感應電路根據這些感應時間點的至少一第四時間點產生該位序列的其中一位。
10.根據權利要求9所述的模擬數字轉換裝置，其中該鎖存邏輯電路根據該至少一第四時間點通過連續漸近式暫存機制產生該字節的最高有效位的至少一位。
11.根據權利要求3所述的模擬數字轉換裝置，更包括：
12.根據權利要求11所述的模擬數字轉換裝置，其中當該至少一鎖存元件儲存邏輯值「1」或邏輯值「0」時，該第一節點的該初始電荷量增加或減少為一等效電荷量。
13.根據權利要求11所述的模擬數字轉換裝置，其中該至少一鎖存元件的數量等于當該轉換處理的該位寬度減去二。
14.根據權利要求3所述的模擬數字轉換裝置，其中該第一節點經由一電容器耦接于一第二節點，該第二節點具有一第二節點電壓，該第一節點電壓與該第二節點電壓根據至少一步徑電壓差逐漸下降。
15.根據權利要求14所述的模擬數字轉換裝置，其中該感應電路根據該第一節點電壓與該至少一步徑電壓差的差值以及該閾值電壓產生該位序列。
16.根據權利要求15所述的模擬數字轉換裝置，其中該感應電路根據該第一節點電壓下降至該閾值電壓的一感應時間點產生該位序列。
...【技術特征摘要】
1.一種模擬數字轉換裝置，包括：
2.根據權利要求1所述的模擬數字轉換裝置，其中該鎖存邏輯電路的這些邏輯電路包括一反向器與兩個與非門，該反向器與這些與非門執行該溫度計碼與該二元碼的真值轉換。
3.根據權利要求1所述的模擬數字轉換裝置，其中該感應電路包括：
4.根據權利要求3所述的模擬數字轉換裝置，其中該鎖存邏輯電路的這些鎖存器的其中一者耦接于該感應放大器的一輸出端以接收該位序列，這些鎖存器的其中另一者耦接于一數據輸入/輸出路徑以傳送該字節。
5.根據權利要求3所述的模擬數字轉換裝置，其中當該第一節點電壓大于或小于該閾值電壓時，該位序列具有邏輯值「0」或邏輯值「1」。
6.根據權利要求3所述的模擬數字轉換裝置，其中該感應電路根據該第一節點電壓下降至該閾值電壓的多個感應時間點產生該位序列。
7.根據權利要求6所述的模擬數字轉換裝置，其中當該轉換處理的該位寬度等于二時，該感應電路根據這些感應時間點的一第一時間點、一第二時間點與一第三時間點產生該位序列。
8.根據權利要求7所述的模擬數字轉換裝置，其中該鎖存邏輯電路根據該第一時間點、該第二時間點與該第三時間點通過時域至數字轉換機制產生該字節的最低有效位的兩個位。
9.根據權...
【專利技術屬性】
技術研發人員：胡瀚文，李永駿，謝志昌，林柏榕，王淮慕，施智懷，
申請(專利權)人：旺宏電子股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。