半導(dǎo)體器件及其操作方法技術(shù)

本發(fā)明專利技術(shù)的實施例提供了一種半導(dǎo)體器件，包括：包括多個存儲器單元的單元串；包括鎖存器和開關(guān)元件的頁緩沖器，其中，開關(guān)元件耦接在鎖存器與耦接到單元串的位線之間；以及頁緩沖器控制器，所述頁緩沖器控制器被配置成在編程操作的位線設(shè)定操作期間施加逐漸上升的導(dǎo)通電壓到所述開關(guān)元件。

【技術(shù)實現(xiàn)步驟摘要】

本專利技術(shù)的實施例總體而言涉及一種，更具體而言，涉及一種用于在編程操作期間抑制位線的峰值電流增加的半導(dǎo)體器件。
技術(shù)介紹
圖I是說明由于半導(dǎo)體器件的高集成度而增加位線負載的框圖。參見圖1，一種半導(dǎo)體器件包括用于儲存數(shù)據(jù)的存儲器單元陣列10。所述存儲器單元陣列10包括第一至第k存儲塊MBl至MBk。第一至第k存儲塊MBl至MBk的每個包括每個都包括用于儲存數(shù)據(jù)并與各個位線BL耦接的多個存儲器單元的多個單元串(未示出)。半導(dǎo)體器件的高集成度導(dǎo)致在存儲器芯片中存儲塊的數(shù)目和在每個存儲塊中單元串的數(shù)目的增加，且因而位線BL的負載會增加。更具體地，形成存儲器芯片的存儲塊MBl至MBk的數(shù)目的增加引起每個位線BL的長度的增加。此外，隨著單元串?dāng)?shù)目的增加,位線BL的數(shù)目增加，且因此負載NBL增加。如果位線BL的負載如上所述地增加，則在操作半導(dǎo)體器件時，例如，當(dāng)對位線BL預(yù)充電時，位線BL的峰值電流會急劇上升。以下參照圖2詳細描述峰值電流的上升。圖2是說明由于圖I中的位線的負載的增加引起的峰值電流的曲線圖。參見圖2，位線BL的峰值電流與要預(yù)充電的位線BL的數(shù)目成反比。S卩，位線BL的峰值電流與編程數(shù)據(jù)的數(shù)目成反比。更具體地，當(dāng)將具有不同電平的電壓施加到位線BL時，在相鄰的位線BL之間產(chǎn)生由于電容引起的電荷。例如，在編程操作的早期階段，要預(yù)充電的位線BL的數(shù)目比要放電的位線BL的數(shù)目小。因此，當(dāng)對小數(shù)目的位線BL充電時，由于電容引起的電荷的產(chǎn)生增加，因為由于相鄰和放電的位線BL而產(chǎn)生電位差。因而，預(yù)充電的位線BL的峰值電流也上升。因此，當(dāng)編程操作處于第一階段時，位線的峰值電流具有最大值Cl。隨著編程操作進入隨后階段，因為已經(jīng)完成了編程的已編程存儲器單元的數(shù)目增加，所以預(yù)充電的位線BL的數(shù)目增加。因此，隨著已編程存儲器單元的數(shù)目的增加，位線BL的峰值電流減小。如上所述，在初始地執(zhí)行編程操作時，因為位線BL之間的電容引起的電流增加，所以峰值電流上升。峰值電流的增加可以導(dǎo)致稱作浪涌電力下降的電力下降，且因而半導(dǎo)體器件可以被異常地操作。
技術(shù)實現(xiàn)思路
本專利技術(shù)的示例性實施例旨在對使用頁緩沖器的位線預(yù)充電時，通過控制使傳送預(yù)充電電壓到位線的開關(guān)元件導(dǎo)通的導(dǎo)通電壓電平，來抑制位線的峰值電流的上升以及導(dǎo)通開關(guān)元件所耗費的導(dǎo)通時間的增加。本專利技術(shù)的一個實施例提供了一種半導(dǎo)體器件，包括單元串，所述單元串包括多個存儲器單元；頁緩沖器，所述頁緩沖器包括鎖存器和開關(guān)元件，其中所述開關(guān)元件被耦接在所述鎖存器與耦接到所述單元串的位線之間；頁緩沖器控制器，所述頁緩沖器控制器被配置成在編程操作的位線設(shè)定操作期間將逐步上升的導(dǎo)通電壓施加到所述開關(guān)元件。本專利技術(shù)的一個實施例提供了一種操作半導(dǎo)體器件的方法，包括以下步驟施加編程允許電壓或編程禁止電壓到與位線耦接的頁緩沖器的鎖存器；將逐漸上升的導(dǎo)通電壓施加到耦接在所述位線與所述鎖存器之間的開關(guān)元件的柵極并設(shè)定所述位線；以及對與所述位線耦接單元串執(zhí)行編程操作。本專利技術(shù)的一個實施例提供了一種操作半導(dǎo)體器件的方法，包括以下步驟通過施加逐漸上升的導(dǎo)通電壓到開關(guān)元件來逐步增加所述開關(guān)元件的源極處的電位，所述開關(guān)元件被耦接在位線與經(jīng)由所述位線耦接到單元串的頁緩沖器中所包括的鎖存器之間。 附圖說明圖I是說明由于半導(dǎo)體器件的集成度的增加引起的位線的負載的增加的框圖。圖2是說明由于圖I中的位線的負載的增加引起的峰值電流的曲線圖。圖3是根據(jù)本專利技術(shù)的一個實施例的半導(dǎo)體器件的框圖。圖4是圖3所示的頁緩沖器控制器和頁緩沖器的詳細電路圖。圖5A和圖5B是說明根據(jù)本專利技術(shù)的一些示例性實施例的編程操作的時序圖。圖6是根據(jù)本專利技術(shù)的一個實施例的效果的曲線圖。具體實施例方式下文中將參考附圖詳細描述本專利技術(shù)的一些示例性實施例。提供附圖是為了使本領(lǐng)域技術(shù)人員理解本專利技術(shù)實施例的范圍。圖3是根據(jù)本專利技術(shù)的一個實施例的半導(dǎo)體器件的框圖。參見圖3，半導(dǎo)體存儲器件包括存儲器單元陣列110，被配置為對存儲器單元陣列110所包括的存儲器單元執(zhí)行編程操作或讀取操作的多個電路130、140、150、160、170、180和190，以及被配置為控制所述多個電路130、140、150、160、170、180和190以基于接收的數(shù)據(jù)來設(shè)置選中存儲器單元的閾值電壓的控制器120。在NAND快閃存儲器件的情況下，電路包括電壓發(fā)生器130、行譯碼器140、頁緩沖器控制器150、頁緩沖器組160、列選擇器170、輸入/輸出(I/O)電路180和通過/故障(P/F)檢查電路190。存儲器單元陣列110可以包括多個存儲塊。圖3僅示出了這些存儲塊中的一個。存儲器中的每個包括多個單元串Ste和Sto。每個單元串具有源極選擇晶體管SST、多個存儲器單元H)至Fn和漏極選擇晶體管DST。源極選擇晶體管SST的柵極與源極選擇線SSL耦接，存儲器單元H)至Fn的柵極與相應(yīng)的字線WLO至WLn耦接，漏極選擇晶體管DST的柵極與漏極選擇線DSL耦接。存儲串Ste和Sto耦接在相應(yīng)的位線Ble和Blo與公共源極線CSL之間。根據(jù)布置方式，位線Ble和Blo中的偶數(shù)位線被稱作偶數(shù)位線Ble，位線Ble和Blo中的奇數(shù)位線被稱作奇數(shù)位線Bio。此外，與偶數(shù)位線Ble耦接的單元串被稱作偶數(shù)串Ste,與奇數(shù)位線Blo耦接的單元串被稱作奇數(shù)串Sto。控制器120可以被配置為響應(yīng)于命令信號CMD而產(chǎn)生編程操作信號PGM、讀取操作信號READ或擦除操作信號ERASE，并且還根據(jù)操作類型產(chǎn)生用于控制頁緩沖器控制器150的多個第一頁緩沖器控制信號PB CNT0控制器120可以被配置為響應(yīng)于地址信號ADD而產(chǎn)生行地址信號RADD和列地址信號CADD。此外，控制器120可以被配置為在編程或擦除驗證操作中響應(yīng)于從P/F檢查電路190產(chǎn)生的計數(shù)信號CS來檢查選中的存儲器單元的閾值電壓是否達到目標電平，并根據(jù)檢查結(jié)果來判定是否再次執(zhí)行編程或擦除操作，即判定是否已經(jīng)完成編程或擦除操作。 電壓發(fā)生器130可以被配置為響應(yīng)于操作信號PGM、READ和ERASE——即控制器120的內(nèi)部命令信號——而將用于編程、讀取或擦除存儲器單元的各種操作電壓輸出到全局線。例如，當(dāng)執(zhí)行編程操作時，電壓發(fā)生器130響應(yīng)于編程操作信號PGM而將用于編程操作的操作電壓(例如Vpgm、Vpass和Vread)輸出到全局線。行譯碼器140可以被配置為響應(yīng)于控制器120的行地址信號RADD而將電壓發(fā)生器130的操作電壓傳送給選中存儲塊的線WL、DSL和SSL。頁緩沖器控制器150可以被配置為響應(yīng)于控制器120的第一頁緩沖器控制信號PBCNT而產(chǎn)生用于控制頁緩沖器組160的頁緩沖器PB的多個第二頁緩沖器控制信號PBSIG0第二頁緩沖器控制信號PB SIG包括用于控制每個頁緩沖器PB所包括的多個開關(guān)元件的信號。具體地，頁緩沖器控制器150控制用于將位線BLe和Blo與頁緩沖器PB耦接的開關(guān)元件的導(dǎo)通電壓。更具體地，頁緩沖控制器150產(chǎn)生多個第二頁緩沖器控制信號PBSIG,使得在增加選自偶數(shù)位線Ble和奇數(shù)位線Blo中的位線的電勢或?qū)λ鑫痪€預(yù)充電時，低導(dǎo)通電壓被施加給用于將位線Ble和Blo與頁緩沖器PB耦接的開關(guān)元件的柵極，并且階梯式上升到目標導(dǎo)通電壓的導(dǎo)通電壓隨后被施加給本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種半導(dǎo)體器件，包括：單元串，所述單元串包括多個存儲器單元；頁緩沖器，所述頁緩沖器包括鎖存器和開關(guān)元件，其中所述開關(guān)元件被耦接在所述鎖存器與耦接到所述單元串的位線之間；頁緩沖器控制器，所述頁緩沖器控制器被配置成在編程操作的位線設(shè)定操作期間將逐步上升的導(dǎo)通電壓施加到所述開關(guān)元件。

【技術(shù)特征摘要】
...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：劉炳晟，
申請(專利權(quán))人：愛思開海力士有限公司，
類型：發(fā)明
國別省市：