存儲器、存儲陣列的編程控制方法及裝置制造方法及圖紙

一種存儲器、存儲陣列的編程控制方法及裝置，所述存儲陣列中，同一列的存儲單元共用一條位線，同一行的存儲單元共用一條字線，每兩行存儲單元共用一條源線；所述編程控制方法包括：施加字線編程電壓至與目標存儲單元連接的字線，施加0V電壓至與所述目標存儲單元共用源線的存儲單元連接的字線，施加字線偏置電壓至剩余字線；施加源線編程電壓至與目標存儲單元連接的源線，施加源線偏置電壓至剩余源線；施加編程電流以在與目標存儲單元連接的位線上產生位線編程電壓，施加位線預編程電壓至剩余位線。本發明專利技術技術方案提供了一種存儲器、存儲陣列的編程控制方法及裝置，減小了存儲陣列的功率損耗。

【技術實現步驟摘要】
存儲器、存儲陣列的編程控制方法及裝置
本專利技術涉及存儲器
，尤其涉及一種存儲器、存儲陣列的編程控制方法及裝置。
技術介紹
非易失性存儲器（NVM,Nonvolatilememory）作為一種集成電路存儲器件，由于其具有高速、高密度、可微縮、斷電后仍然能夠保持數據等諸多優點，被廣泛應用于如便攜式電腦、手機、數碼音樂播放器等電子產品中。通常，依據構成存儲單元的晶體管柵極結構的不同，非易失性存儲器存儲單元結構分為兩種：堆疊柵極和分裂柵極結構，其中分裂柵極存儲單元因為有效地避免了過擦除效應以及具有更高的編程效率而得到了廣泛應用。圖1為分裂柵極存儲陣列的一種結構示意圖，所述分裂柵極存儲陣列包括多個呈陣列排布的存儲單元（包括存儲晶體管），以及用于選擇所述存儲單元并提供驅動信號的多條字線、位線以及源線。具體地，該分裂柵極存儲陣列包含k+1條字線（WL0，WL1，WL2，WL3，…，WLk-1，WLk）、n+1條位線（BL0，BL1，…，BLn）以及m+1條源線（SL0，SL1，…，SLm）。每個分裂柵極存儲單元的柵極、漏極、源極分別與字線、位線、源線連接，其中，同一列的存儲單元共用一條位線，同一行的存儲單元共用一條字線，每兩行的存儲單元共用一條源線，例如，從第一行存儲單元開始，第一行與第二行存儲單元共用源線SL0，第三行與第四行存儲單元共用源線SL1，以此類推?，F有技術中，以對圖1所述的分裂柵極存儲陣列中的一個存儲單元a（簡稱為目標存儲單元）進行編程為例，對各信號線的電壓控制過程包括：施加字線編程電壓Vgp至與存儲單元a所連接的字線WL0；施加源線編程電壓Vsp至與存儲單元a所連接的源線SL0；施加編程電流Id至與存儲單元a所連接的位線BL1，同時在位線BL1上產生位線編程電壓Vdp；施加0V電壓至除WL0外的剩余所有字線（WL1，WL2，WL3，…，WLk-1，WLk）；施加源線偏置電壓Vsbs至除SL0外的剩余所有源線（SL1，…，SLm）；施加位線預編程電壓Vinh至除BL1外的剩余所有位線（BL0，…，BLn）。在實際應用中，可根據電路結構和器件特性等確定所述字線編程電壓、源線編程電壓、編程電流、源線偏置電壓、位線預編程電壓的取值。然而，對于不進行編程的存儲單元（簡稱為非目標存儲單元），例如圖1所示的存儲單元d，使用所述現有技術編程方法將會產生柵極感生的漏極泄露（GIDL，Gate-InducedDrainLeakage）電流，增大分裂柵極存儲陣列的功耗。此外，所述位線預編程電壓Vinh是通過電荷泵電路由電源電壓產生，在對分裂柵極存儲陣列進行編程時，所述電荷泵電路由于包含功率器件（例如電阻等），也將產生功率損耗。
技術實現思路
本專利技術解決的問題是提供一種分裂柵極存儲陣列的編程控制方法及裝置，減小存儲陣列的功率損耗。為解決上述問題，本專利技術提供了一種分裂柵極存儲陣列的編程控制方法，所述存儲陣列中，同一列的存儲單元共用一條位線，同一行的存儲單元共用一條字線，每兩行存儲單元共用一條源線，所述編程方法包括：施加字線編程電壓至與目標存儲單元連接的字線，施加0V電壓至與所述目標存儲單元共用源線的存儲單元連接的字線，施加字線偏置電壓至剩余字線；施加源線編程電壓至與目標存儲單元連接的源線，施加源線偏置電壓至剩余源線；施加編程電流以在與目標存儲單元連接的位線上產生位線編程電壓，施加位線預編程電壓至剩余位線；其中，所述字線偏置電壓小于所述源線偏置電壓且與所述源線偏置電壓相差預定值；所述字線偏置電壓小于所述位線編程電壓。可選的，所述字線編程電壓的取值范圍為1.2V至2V，所述字線偏置電壓的取值范圍為0.1V至0.5V?？蛇x的，所述源線編程電壓的取值范圍為7V至9V，所述源線偏置電壓的取值范圍為0.4V至0.8V?？蛇x的，所述編程電流的取值范圍為1μA至20μA，所述位線編程電壓的取值范圍為0.1V至0.6V，所述位線預編程電壓的取值范圍為2V至3.6V。可選的，所述預定值的取值范圍為0.1V至0.3V。為解決上述問題，本專利技術還提供了一種分裂柵極存儲陣列的編程控制裝置，所述存儲陣列中，同一列的存儲單元共用一條位線，同一行的存儲單元共用一條字線，每兩行存儲單元共用一條源線，所述編程控制裝置包括：字線控制單元，用于施加字線編程電壓至與目標存儲單元連接的字線，施加0V電壓至與所述目標存儲單元共用源線的存儲單元連接的字線，施加字線偏置電壓至剩余字線；源線控制單元，用于施加源線編程電壓至與目標存儲單元連接的源線，施加源線偏置電壓至剩余源線；位線控制單元，用于施加編程電流以在與目標存儲單元連接的位線上產生位線編程電壓，施加位線預編程電壓至剩余位線；其中，所述字線偏置電壓小于所述源線偏置電壓且與所述源線偏置電壓相差預定值；所述字線偏置電壓小于所述位線編程電壓。所述編程控制裝置還包括偏置電壓提供單元，用于提供所述源線偏置電壓和所述字線偏置電壓?？蛇x的，所述偏置電壓提供單元包括：基準電壓產生單元，用于輸出基準電壓；分壓單元，用于對所述基準電壓產生單元輸出的基準電壓進行分壓，以輸出第一分壓電壓和第二分壓電壓；輸出緩沖單元，用于放大所述分壓單元輸出的第一分壓電壓以獲得所述源線偏置電壓，以及放大所述第二分壓電壓以獲得所述字線偏置電壓。與現有技術相比，本專利技術的技術方案具有以下優點：對分裂柵極存儲陣列的目標存儲單元進行編程時，施加字線編程電壓至與目標存儲單元連接的字線，施加0V電壓至與所述目標存儲單元共用源線的存儲單元連接的字線，施加字線偏置電壓至剩余字線，通過施加的字線偏置電壓減弱與目標存儲單元不共用字線也不共用源線的存儲單元的柵極和漏極之間的電場，減小GIDL電流，從而降低存儲陣列的功率損耗。對于產生預編程電壓的電荷泵電路，由于存儲陣列功耗的減小，使得所述電荷泵電路的負載減小，從而在編程過程中所述電荷泵電路中的功率器件的損耗也將得到減小。對于與目標存儲單元共用源線的存儲單元連接的字線，施加0V電壓，避免了在編程過程中產生列串擾。附圖說明圖1是一種分裂柵極存儲陣列的結構示意圖；圖2是本專利技術實施方式的存儲陣列的編程控制方法的流程示意圖；圖3是本專利技術實施方式的存儲陣列的編程控制裝置的結構示意圖；圖4是本專利技術實施例的存儲陣列的編程控制裝置的結構示意圖。具體實施方式為使本專利技術的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖和實施例對本專利技術的具體實施方式做詳細的說明。在下面的描述中闡述了很多具體細節以便于充分理解本專利技術，但是本專利技術還可以采用其他不同于在此描述的其它方式來實施，因此本專利技術不受下面公開的具體實施例的限制。正如
技術介紹
中所描述的，采用現有的一種編程方法對分裂柵極存儲陣列中的目標存儲單元進行編程時，對于不進行編程的非目標存儲單元所連接的字線和位線，分別施加0V電壓和位線預編程電壓，所述施加的0V電壓和位線預編程電壓在存儲單元的漏極和柵極內部產生一個電場，能帶發電子流向漏極，空穴流向襯底，形成GIDL電流，產生功率損耗。因此，專利技術人考慮，通過減弱所述電場減小GIDL電流，進而實現降低存儲陣列的功率損耗。圖2是本專利技術實施方式的存儲陣列的編程控制方法的流程示意圖，本方法用于對所述存儲陣列中的目標存儲單元進行編程，所述存儲陣列中，同一列的存儲單元共用本文檔來自技高網...

【技術保護點】
一種存儲陣列的編程控制方法，所述存儲陣列中，同一列的存儲單元共用一條位線，同一行的存儲單元共用一條字線，每兩行存儲單元共用一條源線，其特征在于，包括：施加字線編程電壓至與目標存儲單元連接的字線，施加0V電壓至與所述目標存儲單元共用源線的存儲單元連接的字線，施加字線偏置電壓至剩余字線；施加源線編程電壓至與目標存儲單元連接的源線，施加源線偏置電壓至剩余源線；施加編程電流以在與目標存儲單元連接的位線上產生位線編程電壓，施加位線預編程電壓至剩余位線；其中，所述字線偏置電壓小于所述源線偏置電壓且與所述源線偏置電壓相差預定值；所述字線偏置電壓小于所述位線編程電壓。

【技術特征摘要】
1.一種存儲陣列的編程控制方法，所述存儲陣列中，同一列的存儲單元共用一條位線，同一行的存儲單元共用一條字線，每兩行存儲單元共用一條源線，其特征在于，包括：施加字線編程電壓至與目標存儲單元連接的字線，施加0V電壓至與所述目標存儲單元共用源線的存儲單元連接的字線，施加字線偏置電壓至剩余字線，所述字線偏置電壓大于0V；施加源線編程電壓至與目標存儲單元連接的源線，施加源線偏置電壓至剩余源線；施加編程電流以在與目標存儲單元連接的位線上產生位線編程電壓，施加位線預編程電壓至剩余位線；其中，所述字線偏置電壓小于所述源線偏置電壓且與所述源線偏置電壓相差預定值；所述字線偏置電壓小于所述位線編程電壓與所述位線預編程電壓。2.根據權利要求1所述的存儲陣列的編程控制方法，其特征在于，所述字線編程電壓的取值范圍為1.2V至2V，所述字線偏置電壓的取值范圍為0.1V至0.5V。3.根據權利要求1所述的存儲陣列的編程控制方法，其特征在于，所述源線編程電壓的取值范圍為7V至9V，所述源線偏置電壓的取值范圍為0.4V至0.8V。4.根據權利要求1所述的存儲陣列的編程控制方法，其特征在于，所述編程電流的取值范圍為1μA至20μA，所述位線編程電壓的取值范圍為0.1V至0.6V，所述位線預編程電壓的取值范圍為2V至3.6V。5.根據權利要求1所述的存儲陣列的編程控制方法，其特征在于，所述預定值的取值范圍為0.1V至0.3V。6.一種存儲陣列的編程控制裝置，所述存儲陣列中，同一列的存儲單元共用一條位線，同一行的存儲單元共用一條字線，每兩行存儲單元共用一條源線，其特征在于，包括：字線控制單元，用于施加字線編程電壓至與目標存儲單元連接的字線，施加0V電壓至與所述目標存儲單元共用源線的存儲單元連接的字線，施加字線偏置電壓至剩余字線，所述字線偏置電壓大于0V；源線控制單元，用于施加源線編程...

【專利技術屬性】
技術研發人員：楊光軍，胡劍，
申請(專利權)人：上海宏力半導體制造有限公司，
類型：發明
國別省市：