扇出型半導(dǎo)體封裝件制造技術(shù)

本公開提供一種扇出型半導(dǎo)體封裝件，所述扇出型半導(dǎo)體封裝件包括：框架，包括彼此電連接的多個(gè)布線層，并且具有凹入部，所述凹入部的底表面上設(shè)置有阻擋層；半導(dǎo)體芯片，具有其上設(shè)置有連接墊的有效表面和與所述有效表面背對(duì)的無(wú)效表面，所述無(wú)效表面設(shè)置在所述凹入部中以面對(duì)所述阻擋層；包封劑，覆蓋所述框架的至少一部分以及所述半導(dǎo)體芯片的至少一部分，所述包封劑設(shè)置在所述凹入部的至少一部分中；以及連接結(jié)構(gòu)，設(shè)置在所述框架和所述有效表面上，并且包括重新分布層，所述重新分布層電連接到所述多個(gè)布線層和所述連接墊。所述阻擋層的厚度大于所述多個(gè)布線層中的每者的厚度。

Fan out semiconductor package

【技術(shù)實(shí)現(xiàn)步驟摘要】
扇出型半導(dǎo)體封裝件本申請(qǐng)要求于2018年11月20日在韓國(guó)知識(shí)產(chǎn)權(quán)局提交的第10-2018-0143304號(hào)韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)的權(quán)益，所述韓國(guó)專利申請(qǐng)的全部公開內(nèi)容通過(guò)引用被包含于此。
本公開涉及一種半導(dǎo)體封裝件，并且更具體地，涉及一種電連接金屬件可延伸到除了設(shè)置有半導(dǎo)體芯片的區(qū)域的之外的區(qū)域的扇出型半導(dǎo)體封裝件。
技術(shù)介紹
與半導(dǎo)體芯片相關(guān)的技術(shù)開發(fā)的主要趨勢(shì)是減小組件的尺寸。因此，在封裝件領(lǐng)域中，響應(yīng)于對(duì)于小型化的半導(dǎo)體芯片等的需求的激增，需要實(shí)現(xiàn)在小型化的同時(shí)具有大量引腳。被提出滿足這種要求的半導(dǎo)體封裝件技術(shù)是扇出型半導(dǎo)體封裝件。在扇出型半導(dǎo)體封裝件的情況下，電連接金屬件可被重新分布到設(shè)置有半導(dǎo)體芯片的區(qū)域之外，從而在實(shí)現(xiàn)小型化的同時(shí)實(shí)現(xiàn)大量的引腳。另一方面，由于封裝件產(chǎn)品中的I/O端子的數(shù)量的增加和層疊封裝(POP)的應(yīng)用，對(duì)在背側(cè)以及前側(cè)上具有重新分布層的扇出型半導(dǎo)體封裝件的需求持續(xù)增加。就此而言，已使用了現(xiàn)有的在完成前側(cè)重新分布層形成工藝之后順序地添加背側(cè)上的重新分布層的方法。然而，在這種情況下，存在諸如缺陷增加、投資成本增加以及由于背側(cè)工藝進(jìn)行引起的工藝成本增加的問(wèn)題。
技術(shù)實(shí)現(xiàn)思路
提供本
技術(shù)實(shí)現(xiàn)思路
以按照簡(jiǎn)化形式介紹選擇的構(gòu)思，并在以下具體實(shí)施方式中進(jìn)一步描述選擇的構(gòu)思。本
技術(shù)實(shí)現(xiàn)思路
并不意在確定所要求保護(hù)的主題的關(guān)鍵特征或必要特征，也不意在用于幫助確定所要求保護(hù)的主題的范圍。根據(jù)本公開的一方面，扇出型半導(dǎo)體封裝件可使得能夠在不影響封裝件的整體厚度或翹曲的情況下，容易地對(duì)背側(cè)施加布線層并且改善在框架的盲孔型凹入部的相關(guān)工藝期間的生產(chǎn)率和質(zhì)量。根據(jù)本公開的一方面，引入了具有盲孔型凹入部的框架，并且不管所述框架的布線層的厚度如何，設(shè)置在所述凹入部的底表面上的阻擋層的厚度都可相對(duì)增大。根據(jù)本公開的一方面，一種扇出型半導(dǎo)體封裝件包括：框架，包括彼此電連接的多個(gè)布線層，并且具有凹入部，所述凹入部的底表面上設(shè)置有阻擋層；半導(dǎo)體芯片，具有其上設(shè)置有連接墊的有效表面和與所述有效表面背對(duì)的無(wú)效表面，所述無(wú)效表面設(shè)置在所述凹入部中以面對(duì)所述阻擋層；包封劑，覆蓋所述框架的至少一部分以及所述半導(dǎo)體芯片的至少一部分，所述包封劑設(shè)置在所述凹入部的至少一部分中；以及連接結(jié)構(gòu)，設(shè)置在所述框架和所述半導(dǎo)體芯片的所述有效表面上，并且包括重新分布層，所述重新分布層電連接到所述多個(gè)布線層和所述連接墊。所述阻擋層的厚度大于所述多個(gè)布線層中的每者的厚度。根據(jù)本公開的另一方面，一種扇出型半導(dǎo)體封裝件包括：框架，包括第一絕緣層、設(shè)置在所述第一絕緣層的下表面上的第一布線層、設(shè)置在所述第一絕緣層的上表面上的第二布線層、設(shè)置在所述第一絕緣層的下表面上以覆蓋所述第一布線層的第二絕緣層、設(shè)置在所述第一絕緣層的上表面上以覆蓋所述第二布線層的第三絕緣層、設(shè)置在所述第二絕緣層的下表面上的第三布線層以及設(shè)置在所述第三絕緣層的上表面上的第四布線層，所述第一布線層至所述第四布線層彼此電連接，所述框架具有凹入部，所述凹入部的底表面上設(shè)置有阻擋層；半導(dǎo)體芯片，具有其上設(shè)置有連接墊的有效表面和與所述有效表面背對(duì)的無(wú)效表面，所述無(wú)效表面設(shè)置在所述凹入部中以面對(duì)所述阻擋層；包封劑，覆蓋所述框架的至少一部分和所述半導(dǎo)體芯片的至少一部分，所述包封劑設(shè)置在所述凹入部的至少一部分中；以及連接結(jié)構(gòu)，設(shè)置在所述框架和所述半導(dǎo)體芯片的所述有效表面上，并且包括重新分布層，所述重新分布層電連接到所述第一布線層至所述第四布線層以及所述連接墊。所述阻擋層包括：第一金屬層，嵌入在所述第二絕緣層中，并且暴露于所述第二絕緣層的上表面；以及第二金屬層，所述第二金屬層的邊緣嵌入在所述第一絕緣層中，所述第二金屬層覆蓋所述第一金屬層的暴露于所述第二絕緣層的上表面的部分。根據(jù)本公開的又一方面，一種扇出型半導(dǎo)體封裝件包括：框架，包括多個(gè)絕緣層和多個(gè)布線層，所述多個(gè)布線層分別設(shè)置在所述多個(gè)絕緣層上并且彼此電連接，所述框架具有凹入部，所述凹入部的底表面上設(shè)置有阻擋層；半導(dǎo)體芯片，具有設(shè)置有連接墊的有效表面和與所述有效表面背對(duì)的無(wú)效表面，所述無(wú)效表面設(shè)置在所述凹入部中以面對(duì)所述阻擋層；包封劑，覆蓋所述框架的至少一部分和所述半導(dǎo)體芯片的至少一部分，所述包封劑設(shè)置在所述凹入部的至少一部分中；以及連接結(jié)構(gòu)，設(shè)置在所述框架和所述半導(dǎo)體芯片的所述有效表面上，并且包括重新分布層，所述重新分布層電連接到所述多個(gè)布線層和所述連接墊。所述阻擋層包括嵌入在所述多個(gè)絕緣層中的第一部分，并且所述阻擋層的剩余部分布置在所述多個(gè)絕緣層的外部。附圖說(shuō)明通過(guò)下面結(jié)合附圖進(jìn)行的詳細(xì)描述，本公開的以上和其他方面、特征和優(yōu)點(diǎn)將被更清楚地理解，在附圖中：圖1是示出電子裝置系統(tǒng)的示例的示意性框圖；圖2是示出電子裝置的示例的示意性透視圖；圖3A和圖3B是示出扇入型半導(dǎo)體封裝件在被封裝之前和封裝之后的狀態(tài)的示意性截面圖；圖4是示出扇入型半導(dǎo)體封裝件的封裝工藝的示意性截面圖；圖5是示出扇入型半導(dǎo)體封裝件安裝在印刷電路板上并且最終安裝在電子裝置的主板上的情況的示意性截面圖；圖6是示出扇入型半導(dǎo)體封裝件嵌入在印刷電路板中并且最終安裝在電子裝置的主板上的情況的示意性截面圖；圖7是示出扇出型半導(dǎo)體封裝件的示意性截面圖；圖8是示出扇出型半導(dǎo)體封裝件安裝在電子裝置的主板上的情況的示意性截面圖；圖9是示意性地示出扇出型半導(dǎo)體封裝件的示例的截面圖；圖10是沿著圖9的線I-I′截取的扇出型半導(dǎo)體封裝件的示意性截面平面圖；以及圖11和圖12是示出制造圖9的扇出型半導(dǎo)體封裝件的框架的工藝的示意圖。具體實(shí)施方式在下文中，將參照附圖描述本公開的示例。為了清楚起見，可夸大或縮小附圖中的構(gòu)成元件的形狀和尺寸。電子裝置圖1是示出電子裝置系統(tǒng)的示例的示意性框圖。參照?qǐng)D1，電子裝置1000可將主板1010容納在其中。主板1010可包括物理連接或電連接到其的芯片相關(guān)組件1020、網(wǎng)絡(luò)相關(guān)組件1030、其他組件1040等。這些組件可通過(guò)各種信號(hào)線1090連接到將在下面描述的其他組件。芯片相關(guān)組件1020可包括：存儲(chǔ)器芯片，諸如易失性存儲(chǔ)器(例如，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM))、非易失性存儲(chǔ)器(例如，只讀存儲(chǔ)器(ROM))、閃存等；應(yīng)用處理器芯片，諸如中央處理器(例如，中央處理單元(CPU))、圖形處理器(例如，圖形處理單元(GPU))、數(shù)字信號(hào)處理器、密碼處理器、微處理器、微控制器等；以及邏輯芯片，諸如模數(shù)轉(zhuǎn)換器(ADC)、專用集成電路(ASIC)等。然而，芯片相關(guān)組件1020不限于此，而是還可包括其他類型的芯片相關(guān)組件。此外，芯片相關(guān)組件1020可彼此組合。網(wǎng)絡(luò)相關(guān)組件1030可包括根據(jù)諸如以下的協(xié)議操作的組件：無(wú)線保真(Wi-Fi)(電氣與電子工程師協(xié)會(huì)(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族等)、IEEE802.20、長(zhǎng)期演進(jìn)(LTE)、演進(jìn)本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
1.一種扇出型半導(dǎo)體封裝件，包括：/n框架，包括彼此電連接的多個(gè)布線層，并且具有凹入部，所述凹入部的底表面上設(shè)置有阻擋層；/n半導(dǎo)體芯片，具有其上設(shè)置有連接墊的有效表面和與所述有效表面背對(duì)的無(wú)效表面，所述無(wú)效表面設(shè)置在所述凹入部中以面對(duì)所述阻擋層；/n包封劑，覆蓋所述框架的至少一部分以及所述半導(dǎo)體芯片的至少一部分，所述包封劑設(shè)置在所述凹入部的至少一部分中；以及/n連接結(jié)構(gòu)，設(shè)置在所述框架和所述半導(dǎo)體芯片的所述有效表面上，并且包括重新分布層，所述重新分布層電連接到所述多個(gè)布線層和所述連接墊，/n其中，所述阻擋層的厚度大于所述多個(gè)布線層中的每者的厚度。/n

【技術(shù)特征摘要】
20181120 KR 10-2018-01433041.一種扇出型半導(dǎo)體封裝件，包括：
框架，包括彼此電連接的多個(gè)布線層，并且具有凹入部，所述凹入部的底表面上設(shè)置有阻擋層；
半導(dǎo)體芯片，具有其上設(shè)置有連接墊的有效表面和與所述有效表面背對(duì)的無(wú)效表面，所述無(wú)效表面設(shè)置在所述凹入部中以面對(duì)所述阻擋層；
包封劑，覆蓋所述框架的至少一部分以及所述半導(dǎo)體芯片的至少一部分，所述包封劑設(shè)置在所述凹入部的至少一部分中；以及
連接結(jié)構(gòu)，設(shè)置在所述框架和所述半導(dǎo)體芯片的所述有效表面上，并且包括重新分布層，所述重新分布層電連接到所述多個(gè)布線層和所述連接墊，
其中，所述阻擋層的厚度大于所述多個(gè)布線層中的每者的厚度。


2.根據(jù)權(quán)利要求1所述的扇出型半導(dǎo)體封裝件，其中，所述阻擋層是包括金屬材料的金屬層。


3.根據(jù)權(quán)利要求2所述的扇出型半導(dǎo)體封裝件，其中，所述阻擋層包括彼此區(qū)分開的多個(gè)金屬層，
其中，所述多個(gè)金屬層中的一個(gè)金屬層設(shè)置在與所述多個(gè)布線層中的一個(gè)布線層的高度相同的高度上。


4.根據(jù)權(quán)利要求2所述的扇出型半導(dǎo)體封裝件，其中，所述多個(gè)布線層中的至少一個(gè)布線層包括接地圖案，并且
所述金屬層電連接到所述接地圖案。


5.根據(jù)權(quán)利要求1所述的扇出型半導(dǎo)體封裝件，其中，所述框架包括：第一絕緣層；第一布線層，設(shè)置在所述第一絕緣層的下表面上；第二布線層，設(shè)置在所述第一絕緣層的上表面上；第二絕緣層，設(shè)置在所述第一絕緣層的下表面上，以覆蓋所述第一布線層；第三絕緣層，設(shè)置在所述第一絕緣層的上表面上，以覆蓋所述第二布線層；第三布線層，設(shè)置在所述第二絕緣層的下表面上；以及第四布線層，設(shè)置在所述第三絕緣層的上表面上，并且
所述多個(gè)布線層包括所述第一布線層至所述第四布線層。


6.根據(jù)權(quán)利要求5所述的扇出型半導(dǎo)體封裝件，其中，所述阻擋層的第一區(qū)域設(shè)置在所述第一絕緣層的下表面上，以被所述第二絕緣層覆蓋，并且
所述阻擋層的第二區(qū)域以這樣的方式設(shè)置在所述第二絕緣層的上表面上：所述阻擋層的所述第二區(qū)域的邊緣被所述第一絕緣層覆蓋。


7.根據(jù)權(quán)利要求6所述的扇出型半導(dǎo)體封裝件，其中，所述阻擋層的所述第二區(qū)域的被所述第一絕緣層覆蓋的所述邊緣與所述阻擋層的所述第二區(qū)域的暴露于所述凹入部的部分具有臺(tái)階。


8.根據(jù)權(quán)利要求5所述的扇出型半導(dǎo)體封裝件，其中，相對(duì)于所述半導(dǎo)體芯片的所述無(wú)效表面，所述第三布線層設(shè)置在比所述阻擋層的高度低的高度上。


9.根據(jù)權(quán)利要求1所述的扇出型半導(dǎo)體封裝件，所述扇出型半導(dǎo)體封裝件還包括：
第一連接構(gòu)件，將所述連接墊電連接到所述重新分布層；以及
第二連接構(gòu)件，將所述多個(gè)布線層電連接到所述重新分布層，
其中，所述包封劑覆蓋所述第一連接構(gòu)件和所述第二連接構(gòu)件中的每者的側(cè)表面。


10.根據(jù)權(quán)利要求9所述的扇出型半導(dǎo)體封裝件，其中，所述第一連接構(gòu)件和所述第二連接構(gòu)件中的每者的與所述連接結(jié)構(gòu)接觸的表面和所述包封劑的與所述連接結(jié)構(gòu)接觸的表面共面。

<...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：李韓亐，高永寬，
申請(qǐng)(專利權(quán))人：三星電子株式會(huì)社，
類型：發(fā)明
國(guó)別省市：韓國(guó);KR