用于在集成電路內(nèi)制造JFET晶體管的方法及對(duì)應(yīng)的集成電路技術(shù)

本公開涉及用于在集成電路內(nèi)制造JFET晶體管的方法及對(duì)應(yīng)的集成電路。根據(jù)本發(fā)明專利技術(shù)的用于制造BiCMOS類型的集成電路(CI)的方法包括制造至少一個(gè)垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)，其包括形成具有通過光刻控制的有源表面(D)的臨界尺寸的溝道區(qū)域(ZC)。

【技術(shù)實(shí)現(xiàn)步驟摘要】
用于在集成電路內(nèi)制造JFET晶體管的方法及對(duì)應(yīng)的集成電路
本專利技術(shù)各個(gè)實(shí)施例及其實(shí)施方式涉及集成電路，具體地，涉及在半導(dǎo)體襯底內(nèi)制造結(jié)型場(chǎng)效應(yīng)晶體管(JFET)，適用于雙極技術(shù)和CMOS技術(shù)(BiCMOS)。
技術(shù)介紹
JFET晶體管通常在輸出處提供較低的電噪聲，并且通常具有良好的高壓性能。例如，JFET晶體管用于具有高輸出阻抗的精密運(yùn)算放大器的輸入級(jí)。雙極晶體管顯示出高增益、高輸出阻抗并在高頻下提供良好的性能，這使得它們有利地用于例如高頻模擬放大器。另一方面，使用CMOS技術(shù)制造的MOS晶體管通常顯示出高輸入阻抗并且尤其在數(shù)字電子的邏輯電路中使用時(shí)。BiCMOS技術(shù)提供了兩種類型的技術(shù)(雙極和CMOS)的優(yōu)勢(shì)，并且有利地用于具有混合信號(hào)(模擬和數(shù)字)的應(yīng)用。然而，用于制造BiCMOS類型的電子電路的方法必須滿足雙極和CMOS技術(shù)的生產(chǎn)約束，尤其是因?yàn)閮煞N技術(shù)之間不同的獨(dú)特步驟。當(dāng)前，在BiCMOS集成電路中集成JFET晶體管涉及在已經(jīng)經(jīng)受顯著約束的制造方法中引入附加步驟，這導(dǎo)致成本的缺陷。此外，當(dāng)前的JFET晶體管是平面的，其具有橫向結(jié)。JFET晶體管的夾斷(pinch)電壓直接取決于結(jié)的幾何結(jié)構(gòu)，并且尤其通過溝道的有源表面的臨界尺寸來確定。平面JFET晶體管的溝道區(qū)域通常通過摻雜半導(dǎo)體材料的交錯(cuò)層(形成JFET晶體管的源極、柵極和漏極區(qū)域的布置)來形成。因此，平面JFET晶體管的溝道的大小(尤其是其有源表面的臨界尺寸)通過摻雜物的擴(kuò)散來確定，從而難以控制和調(diào)整。此外，在用于制造平面JFET晶體管的相同工藝內(nèi)，形成夾斷電壓相互不同的JFET晶體管要求附加的掩蔽和注入步驟。
技術(shù)實(shí)現(xiàn)思路
根據(jù)一個(gè)實(shí)施例，提供了一種JFET晶體管，其溝道區(qū)域的溝道臨界尺寸根據(jù)一個(gè)實(shí)施例及其實(shí)施方式而被更好地控制。根據(jù)一個(gè)實(shí)施例，還提供了一種用于在BiCMOS類型的集成電路內(nèi)制造JFET晶體管的方法，其不包括針對(duì)用于制造BiCMOS的制造電路的傳統(tǒng)方法附加的任何步驟。根據(jù)一個(gè)方面，提供了用于制造集成電路的方法，包括制造至少一個(gè)垂直結(jié)場(chǎng)效應(yīng)晶體管，包括具有通過光刻控制的有源表面的臨界尺寸的溝道區(qū)域的形成。該方法可包括用于制造垂直結(jié)場(chǎng)效應(yīng)晶體管的多個(gè)同步工藝，其中，在公共的光刻步驟期間控制根據(jù)晶體管而不同的溝道區(qū)域的有源表面的各個(gè)臨界尺寸。由于傳統(tǒng)和已知的光刻工藝被良好控制、精確且可復(fù)制的，所以溝道的有源表面的臨界尺寸根據(jù)方法的實(shí)施方式的不同而顯出非常低的變化性。因此，通過該方法制造的晶體管的夾斷電壓也顯示出非常低的變化性。此外，光刻工藝是用于制造電子電路的方法中的公共步驟，并且容易修改。因此，根據(jù)本方面，可以在相同方法的實(shí)施期間制造夾斷電壓不同的多個(gè)JFET晶體管而不需要附加的工藝步驟或時(shí)間。此外，JFET晶體管的垂直特性使得容易被插入到CMOS類型的制造工藝中。根據(jù)該方法的一個(gè)實(shí)施例，所述溝道區(qū)域的形成包括：在第一導(dǎo)電類型的半導(dǎo)體阱中形成第二導(dǎo)電類型的兩個(gè)柵極區(qū)域，所述溝道區(qū)域的有源表面的所述臨界尺寸通過所述兩個(gè)柵極區(qū)域之間的間隔來限定。垂直結(jié)場(chǎng)效應(yīng)晶體管的制造還可以包括：形成與所述兩個(gè)柵極區(qū)域接觸的第二導(dǎo)電類型的柵極接觸區(qū)域。垂直結(jié)場(chǎng)效應(yīng)晶體管的制造還可以包括漏極區(qū)域的形成，包括：在所述阱下方形成比所述阱更重?fù)诫s的第一導(dǎo)電類型的隱埋層以及形成第一導(dǎo)電類型且從半導(dǎo)體阱的表面向下延伸到所述隱埋層的接觸阱。垂直結(jié)場(chǎng)效應(yīng)晶體管的制造還可以包括：形成與所述溝道區(qū)域接觸的第一導(dǎo)電類型的源極區(qū)域。還提供了根據(jù)本方面的方法的一種實(shí)施方式，其不包括針對(duì)用于制造BiCMOS類型的集成電路的傳統(tǒng)方法添加任何步驟。根據(jù)該實(shí)施例，該方法進(jìn)一步包括：在適當(dāng)導(dǎo)電類型的對(duì)應(yīng)阱內(nèi)，形成同時(shí)利用所述至少一個(gè)垂直結(jié)場(chǎng)效應(yīng)晶體管的制造來形成的第一導(dǎo)電類型的至少一個(gè)雙極晶體管、第二導(dǎo)電類型的至少一個(gè)雙極晶體管、第一導(dǎo)電類型的至少一個(gè)絕緣柵型場(chǎng)效應(yīng)晶體管和第二導(dǎo)電類型的至少一個(gè)絕緣柵型場(chǎng)效應(yīng)晶體管。用于制造垂直JFET晶體管的方法的每個(gè)步驟都可以有利地與用于制造N型(NPN)或P型(PNP)的雙極晶體管的傳統(tǒng)步驟和/或用于制造N型(NMPS)或P型(PMOS)的絕緣柵型場(chǎng)效應(yīng)晶體管的傳統(tǒng)步驟同時(shí)進(jìn)行。該方法可包括：與所述柵極區(qū)域的形成同時(shí)地，在第一導(dǎo)電類型的雙極晶體管的阱內(nèi)形成第二導(dǎo)電類型的場(chǎng)注入?yún)^(qū)域。確實(shí)，例如在高壓運(yùn)算放大器的輸入級(jí)上存在的BiMCOS類型的集成電路必須偶爾抵抗40伏特級(jí)別的電壓。通過填充有重?fù)诫s材料的溝槽形成的場(chǎng)注入使得場(chǎng)線進(jìn)一步遠(yuǎn)離有源結(jié)而擴(kuò)展，因此提高了集成電路的部件的電壓能力。該方法可包括：與JFET晶體管的柵極接觸區(qū)域的形成同時(shí)地，形成第二導(dǎo)電類型的雙極晶體管的發(fā)射極區(qū)域和/或第二導(dǎo)電類型的絕緣柵型場(chǎng)效應(yīng)晶體管的源極/漏極區(qū)域。該方法可包括：與垂直結(jié)場(chǎng)效應(yīng)晶體管的漏極區(qū)域的形成同時(shí)地，形成第一導(dǎo)電類型的雙極晶體管的集電極區(qū)域，包括形成第一導(dǎo)電類型的比所述雙極晶體管的半導(dǎo)體阱更重?fù)诫s的隱埋層以及形成從雙極晶體管的阱的表面向下延伸到所述隱埋層的第一導(dǎo)電類型的接觸阱。該方法可包括：與垂直結(jié)場(chǎng)效應(yīng)晶體管的源極區(qū)域的形成同時(shí)地，形成第一導(dǎo)電類型的雙極晶體管的發(fā)射極區(qū)域和/或第一導(dǎo)電類型的絕緣柵型場(chǎng)效應(yīng)晶體管的源極/漏極區(qū)域。形成第一或第二導(dǎo)電類型的發(fā)射極區(qū)域、第一或第二導(dǎo)電類型的源極和漏極區(qū)域以及包括接觸阱和隱埋層的第一導(dǎo)電類型的集電極區(qū)域是用于制造BiCMOS類型的集成電路的方法的傳統(tǒng)步驟。在該方面中，JFET晶體管的制造引入相對(duì)于傳統(tǒng)方法增加的任何步驟。根據(jù)另一方面，提供了一種集成電路，包括至少一個(gè)垂直結(jié)場(chǎng)效應(yīng)晶體管，包括第一導(dǎo)電類型的半導(dǎo)體阱、漏極區(qū)域、接觸阱、柵極區(qū)域和源極區(qū)域，其中，漏極區(qū)域包括第一導(dǎo)電類型的比所述阱更重?fù)诫s的隱埋層，接觸阱為第一導(dǎo)電類型且從阱的表面向下延伸到所述隱埋層，柵極區(qū)域包括約束溝道區(qū)域的填充有第二導(dǎo)電類型的半導(dǎo)體材料的兩個(gè)溝槽，并且源極區(qū)域?yàn)樗龅谝粚?dǎo)電類型且位于所述溝道區(qū)域的頂部上。該集成電路還可以包括：第一導(dǎo)電類型的至少一個(gè)雙極晶體管、第二導(dǎo)電類型的至少一個(gè)雙極晶體管、第一導(dǎo)電類型的至少一個(gè)絕緣柵型場(chǎng)效應(yīng)晶體管和第二導(dǎo)電類型的至少一個(gè)絕緣柵型場(chǎng)效應(yīng)晶體管。結(jié)場(chǎng)效應(yīng)晶體管的隱埋層和漏極接觸阱可位于與雙極晶體管的集電極區(qū)域的隱埋層和接觸阱相同的層級(jí)處。垂直結(jié)場(chǎng)效應(yīng)晶體管的柵極區(qū)域可位于與第一導(dǎo)電類型的雙極晶體管的場(chǎng)注入?yún)^(qū)域相同的層級(jí)處。垂直結(jié)場(chǎng)效應(yīng)晶體管的源極區(qū)域可位于與第一導(dǎo)電類型的雙極晶體管的發(fā)射極區(qū)域相同的層級(jí)處和/或與第一導(dǎo)電類型的絕緣柵型場(chǎng)效應(yīng)晶體管的漏極/源極區(qū)域相同的層級(jí)處。垂直結(jié)場(chǎng)效應(yīng)晶體管可包括柵極接觸區(qū)域，所述柵極接觸區(qū)域?yàn)榈诙?dǎo)電類型、與所述柵極區(qū)域接觸并且可位于與第二導(dǎo)電類型的雙極晶體管的發(fā)射極區(qū)域相同的層級(jí)處。根據(jù)一個(gè)實(shí)施例，集成電路包括多個(gè)垂直結(jié)場(chǎng)效應(yīng)晶體管，各個(gè)垂直結(jié)場(chǎng)效應(yīng)晶體管具有相互不同的有源表面的臨界尺寸。集成電路可包括形成單元結(jié)構(gòu)的多個(gè)結(jié)型場(chǎng)效應(yīng)晶體管。使用單元結(jié)構(gòu)架構(gòu)避免了擴(kuò)展JFET晶體管的約束以及擴(kuò)展JFET晶體管中出現(xiàn)的不可預(yù)測(cè)的邊緣效應(yīng)。附圖說明本專利技術(shù)的其他優(yōu)勢(shì)和特征將根據(jù)非限制性實(shí)施例及其實(shí)施方式的詳細(xì)描述以及附圖而變得明確，本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種用于制造集成電路(CI)的方法，包括制造至少一個(gè)垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)，所述制造包括形成具有通過光刻控制的有源表面(D)的臨界尺寸的溝道區(qū)域(ZC)。

【技術(shù)特征摘要】
2015.12.21 FR 15629561.一種用于制造集成電路(CI)的方法，包括制造至少一個(gè)垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)，所述制造包括形成具有通過光刻控制的有源表面(D)的臨界尺寸的溝道區(qū)域(ZC)。2.根據(jù)權(quán)利要求1所述的方法，其中所述溝道區(qū)域(ZC)的形成包括：在第一導(dǎo)電類型的半導(dǎo)體阱(21)中形成第二導(dǎo)電類型的兩個(gè)柵極區(qū)域(46)，所述溝道區(qū)域的有源表面(D)的所述臨界尺寸通過所述兩個(gè)柵極區(qū)域(46)之間的間隔來限定。3.根據(jù)權(quán)利要求2所述的方法，其中所述垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)的制造還包括：形成與所述兩個(gè)柵極區(qū)域(71)接觸的所述第二導(dǎo)電類型的柵極接觸區(qū)域(71)。4.根據(jù)權(quán)利要求2或3所述的方法，其中所述垂直結(jié)場(chǎng)效應(yīng)晶體管(T)的制造還包括漏極區(qū)域的形成，所述形成包括：在所述阱(21)下方形成比所述阱(21)更重?fù)诫s的所述第一導(dǎo)電類型的隱埋層(11)，以及形成所述第一導(dǎo)電類型且從所述阱(21)的表面向下延伸到所述隱埋層(11)的接觸阱(31)。5.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的方法，其中所述垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)的形成還包括：形成與所述溝道區(qū)域(ZC)接觸的所述第一導(dǎo)電類型的源極區(qū)域(81)。6.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的方法，還包括：在適當(dāng)導(dǎo)電類型的對(duì)應(yīng)阱內(nèi)，形成同時(shí)利用所述至少一個(gè)垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)的制造來制造的第一導(dǎo)電類型的至少一個(gè)雙極晶體管(T2)、第二導(dǎo)電類型的至少一個(gè)雙極晶體管(T4)、第一導(dǎo)電類型的至少一個(gè)絕緣柵型場(chǎng)效應(yīng)晶體管(T5)和第二導(dǎo)電類型的至少一個(gè)絕緣柵型場(chǎng)效應(yīng)晶體管(T3)。7.根據(jù)權(quán)利要求2和6所述的方法，包括：與所述垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)的所述柵極區(qū)域(46)的形成同時(shí)地，在所述第一導(dǎo)電類型的雙極晶體管(T2)的阱(22)內(nèi)形成所述第二導(dǎo)電類型的場(chǎng)注入?yún)^(qū)域(42)。8.根據(jù)結(jié)合權(quán)利要求6和7中任一項(xiàng)的權(quán)利要求3所述的方法，包括：與所述垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)的所述柵極接觸區(qū)域(71)的形成同時(shí)地，形成所述第二導(dǎo)電類型的雙極晶體管(T4)的發(fā)射極區(qū)域(74)和/或所述第二導(dǎo)電類型的絕緣柵型場(chǎng)效應(yīng)晶體管(T3)的源極/漏極區(qū)域(73)。9.根據(jù)結(jié)合權(quán)利要求6至8中的一項(xiàng)的權(quán)利要求4所述的方法，包括：與所述垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)的漏極區(qū)域的形成同時(shí)地，形成所述第一導(dǎo)電類型的雙極晶體管(T2)的集電極區(qū)域，包括形成所述第一導(dǎo)電類型的比所述雙極晶體管的半導(dǎo)體阱(22)更重?fù)诫s的隱埋層(12)以及形成從所述雙極晶體管(T2)的所述阱(22)的表面向下延伸到所述隱埋層(12)的所述第一導(dǎo)電類型的接觸阱(32)。10.根據(jù)結(jié)合權(quán)利要求6至9中的一項(xiàng)的權(quán)利要求5所述的方法，包括：與所述垂直結(jié)場(chǎng)效應(yīng)晶體管(T1)的源極區(qū)...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：J·希門尼斯，
申請(qǐng)(專利權(quán))人：意法半導(dǎo)體克洛爾二公司，
類型：發(fā)明
國(guó)別省市：法國(guó),FR