晶體管器件和方法技術(shù)

本公開(kāi)包括晶體管器件和方法。在一個(gè)實(shí)施例中，晶體管包括柵極、源極和漏極。根據(jù)本公開(kāi)的一個(gè)方面，使用不同的柵極至漏極電容補(bǔ)償漏極中不同電阻性路徑。根據(jù)本公開(kāi)的另一方面，電流在中心分接點(diǎn)處進(jìn)入漏極并且在兩個(gè)相鄰柵極之下對(duì)稱(chēng)地向外流動(dòng)至兩個(gè)相鄰源極。

Transistor device and method

The present disclosure includes transistors, devices and methods. In one embodiment, the transistor includes a gate, a source, and a drain. According to one aspect of the disclosure, use different gate to drain capacitance compensation in different resistive leakage path. In accordance with another aspect of the present disclosure, the current enters the drain at the center dividing point and flows outward symmetrically to the two adjacent source poles at two adjacent gates.

【技術(shù)實(shí)現(xiàn)步驟摘要】
【國(guó)外來(lái)華專(zhuān)利技術(shù)】晶體管器件和方法相關(guān)申請(qǐng)的交叉引用本申請(qǐng)要求享有2014年9月15日提交的美國(guó)申請(qǐng)No.14/486,969的優(yōu)先權(quán)，該申請(qǐng)的內(nèi)容在此出于所有目的通過(guò)全文引用的方式并入本文。
本公開(kāi)涉及半導(dǎo)體器件和方法，并且特別地涉及晶體管器件和方法。
技術(shù)介紹
對(duì)于電子電路的性能要求繼續(xù)逐步升高。幾乎所有電子電路的基本構(gòu)建組塊是晶體管。因?yàn)榫w管工作在甚至越來(lái)越高的速度下，器件內(nèi)的寄生效應(yīng)越來(lái)越成為問(wèn)題。例如，當(dāng)電流流過(guò)晶體管器件的端子時(shí)，內(nèi)部電阻可以引起電壓降，這可以消耗電路的電力并且降低電路的效率。該內(nèi)部電阻可以由于電壓降而對(duì)用于特定應(yīng)用的器件大小提出限制。許多應(yīng)用要求晶體管可以以非常高的速度輸送大量電流。與此同時(shí)，為了管理高功率水平，晶體管必須能夠管理高電壓。現(xiàn)有的用于降低這些寄生效應(yīng)和用于管理高電流和高電壓的解決方案對(duì)于滿(mǎn)足電子工業(yè)的日益增多的需求并非是最佳的。
技術(shù)實(shí)現(xiàn)思路
本公開(kāi)包括晶體管器件和方法。在一個(gè)實(shí)施例中，晶體管包括柵極、源極和漏極。根據(jù)本公開(kāi)的一個(gè)方面，使用不同的柵極至漏極電容而補(bǔ)償由漏極中不同電阻路徑引起的延遲。根據(jù)本公開(kāi)的另一方面，電流在中心分接點(diǎn)處進(jìn)入漏極叉指并且在兩個(gè)相鄰柵極之下對(duì)稱(chēng)地向外流動(dòng)至兩個(gè)相鄰源極。以下詳細(xì)說(shuō)明書(shū)和附圖提供了對(duì)本公開(kāi)本質(zhì)和優(yōu)點(diǎn)的更好理解。附圖說(shuō)明圖1示出了根據(jù)一個(gè)實(shí)施例的晶體管。圖2A示出了根據(jù)一個(gè)實(shí)施例的晶體管中寄生電阻的模型。圖2B示出了根據(jù)一個(gè)實(shí)施例的用于寄生電阻的補(bǔ)償技術(shù)。圖3示出了根據(jù)一個(gè)實(shí)施例的具有后端補(bǔ)償?shù)氖纠跃w管。圖4示出了根據(jù)一個(gè)實(shí)施例的逐級(jí)縮減(tapered)補(bǔ)償。圖5示出了根據(jù)另一實(shí)施例的逐級(jí)縮減補(bǔ)償。圖6示出了根據(jù)一個(gè)實(shí)施例的晶體管中寄生電阻和電容的模型。具體實(shí)施方式本公開(kāi)關(guān)于晶體管器件和方法。在以下說(shuō)明書(shū)中，為了解釋說(shuō)明的目的，闡述數(shù)個(gè)示例和具體細(xì)節(jié)以便于提供對(duì)本公開(kāi)的全面理解。然而，對(duì)于本領(lǐng)域技術(shù)人員明顯的是如權(quán)利要求中所述的本公開(kāi)可以在這些示例中單獨(dú)地或者與以下所述其他特征組合地而包括一些和全部特征，并且可以進(jìn)一步包括在此所述特征和概念的修改和等價(jià)形式。圖1示出了根據(jù)一個(gè)實(shí)施例的示例性晶體管100。在該示例中，晶體管100是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。晶體管100包括漏極110、柵極120A-B、以及源極130A-B。在該示例中，源極和柵極包括在漏極110的相對(duì)側(cè)邊110A和110B上的兩個(gè)結(jié)構(gòu)120A和120B。特別地，漏極110包括長(zhǎng)度Ld和寬度Wd。源極包括與在漏極110的第一側(cè)110A上的漏極110的長(zhǎng)度Ld平行地設(shè)置的第一源極叉指130A，以及與在漏極110的第二側(cè)110B上的漏極110的長(zhǎng)度平行地設(shè)置的第二源極叉指130B。晶體管100的柵極包括在漏極的第一側(cè)110A與第一源極叉指130A之間與漏極110的長(zhǎng)度平行地設(shè)置的第一柵極叉指120A，以及在漏極的第二側(cè)110B與第二源極叉指130B之間與漏極110的長(zhǎng)度平行地設(shè)置的第二柵極叉指120B。本公開(kāi)的特征和優(yōu)點(diǎn)包括在漏極110上的中心分接頭101。例如，導(dǎo)電材料180(虛線)可以垂直地設(shè)置在漏極110之上并且與位于漏極110的長(zhǎng)度Ld的中點(diǎn)(例如Ld/2)處的中心分接頭101處而與漏極電接觸。導(dǎo)電材料180可以例如是后端(BE)金屬層。因此，電流可以沿著電流路徑150A-F從BE180流向漏極101。當(dāng)電流沿著每個(gè)路徑流動(dòng)時(shí)，電流遭遇到漏極和/或源極中的寄生電阻。因此，路徑150A-F也在此稱(chēng)作電阻性路徑。在該示例中，電流在中心分接頭101處流入漏極110中，跨越在柵極120A-B下方的溝道152，并且沿著路徑150E和150F流出每個(gè)源極130A端以及沿著路徑流出源極130B的每個(gè)端。針對(duì)流出源極130A的第一端的電流151A，電流可以沿著漏極110的一半橫越各種路徑，跨越柵極120A下方的溝道，并且沿著源極130A的一半。例如，電流可以流入中心分接頭101中并且從漏極110直接流向源極130A。在該示例中，電流可以經(jīng)歷電阻性路徑，包括可忽略的漏極電阻(從中心分接頭至溝道區(qū)域)以及沿著源極長(zhǎng)度一半的大的源極電阻。備選地，電流可以流入中心分接頭101中，沿著漏極110的一部分，跨越溝道至源極130A，并且沿著源極130A的一部分。在該情形中，電流可以經(jīng)歷電阻性路徑，包括較大的漏極電阻(從中心分接頭至在漏極的中心與末端之間的點(diǎn))以及沿著小于源極長(zhǎng)度一半的較低的源極電阻。該路徑例如示出在151處。類(lèi)似地，電流可以流入中心分接頭101至漏極110的末端，跨越溝道至源極130A的末端。在該情形中，電流可以經(jīng)歷電阻性路徑，包括最大的漏極電阻(從中心分接頭至漏極末端)和可以可忽略的最小的源極電阻(流出源極末端)。當(dāng)然地，當(dāng)電流流入中心分接點(diǎn)101中、沿著漏極的各個(gè)區(qū)段、跨越溝道并且沿著源極的各個(gè)長(zhǎng)度時(shí)，該電流和電阻性路徑的連續(xù)統(tǒng)一體可以存在。例如，電流151B可以類(lèi)似地流入中心分接頭101中，沿著電流和電阻性路徑150D朝向漏極110的另一段，跨越溝道至源極130A，并且沿著電流和電阻性路徑150F。類(lèi)似地，電流151C可以流入中心分接頭101中，沿著電流和電阻性路徑150C朝向漏極110的末端，跨越溝道至源極130B，并且沿著電流和電阻性路徑150A。最終，電流151D可以流入中心分接頭101中，沿著電流和電阻路徑150D朝向漏極110的末端，跨越溝道至源極130B，并且沿著電流和電阻路徑150B。圖2A示出了根據(jù)一個(gè)實(shí)施例的晶體管中寄生電阻的模型。在該示例中，圖1的晶體管100被建模作為電路。根據(jù)以上描述，可以看到晶體管100可以劃分為三個(gè)并聯(lián)晶體管，具有沿著中心區(qū)域、中心至邊緣區(qū)域以及邊緣區(qū)域的不同電阻性/電流路徑。晶體管100的中心區(qū)域可以被建模作為具有漏極電阻(Rd1)260和源極電阻(Rs1)261的第一晶體管200A。中心至邊緣區(qū)域可以被建模作為具有漏極電阻(Rd2)262和源極電阻(Rs2)263的第二晶體管200B。邊緣區(qū)域例如可以被建模作為具有漏極電阻(Rd3)264和源極電阻(Rs3)265的第三晶體管200C。每個(gè)晶體管200A-C例如具有共柵極220、漏極210和源極220。應(yīng)該理解，晶體管100例如可以使用較少或額外的并聯(lián)晶體管而建模。沿著每個(gè)電阻性路徑的寄生電阻可以不同。如上所述，對(duì)于中心區(qū)域而言，晶體管200A可以具有小的漏極電阻和大的源極電阻。對(duì)于中心至邊緣區(qū)域而言，晶體管200B可以具有類(lèi)似大小的漏極電阻和源極電阻。對(duì)于邊緣區(qū)域而言，晶體管200A可以具有大的漏極電阻和小的源極電阻。在圖1所示的示例中，中心分接頭101的一個(gè)示例性?xún)?yōu)點(diǎn)在于，電流和電阻路徑跨越器件的四個(gè)象限是對(duì)稱(chēng)的，由此產(chǎn)生了平衡的漏極至源極電阻路徑。因此，針對(duì)漏極110、柵極120A-B、以及源極130A-B的頂部和底部端部區(qū)域的路徑可以被組合至單個(gè)模型中，針對(duì)漏極110、柵極120A-B、和源極130A-B的頂部和底部中心至端部區(qū)域的路徑可以被組合至單個(gè)模型中，以及針對(duì)漏極110、柵極120A-B、和源極130A-B的頂部和底部中心區(qū)域的路徑可以被組合至單個(gè)模型中。圖2B示出了根據(jù)一個(gè)實(shí)施例的補(bǔ)償技術(shù)。本公開(kāi)的另一方面涉及補(bǔ)償由晶體管中的本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種半導(dǎo)體器件，包括：晶體管，包括源極、柵極和漏極；導(dǎo)電材料，電耦合至所述漏極；非導(dǎo)電材料，在所述導(dǎo)電材料與所述晶體管的所述柵極之間，其中所述導(dǎo)電材料在所述柵極和所述漏極之間產(chǎn)生電容，以及其中所述漏極包括連至所述源極的不同的電阻性路徑，以及其中所述電容沿著所述電阻性路徑與電阻相反地改變。

【技術(shù)特征摘要】
【國(guó)外來(lái)華專(zhuān)利技術(shù)】2014.09.15 US 14/486,9691.一種半導(dǎo)體器件，包括：晶體管，包括源極、柵極和漏極；導(dǎo)電材料，電耦合至所述漏極；非導(dǎo)電材料，在所述導(dǎo)電材料與所述晶體管的所述柵極之間，其中所述導(dǎo)電材料在所述柵極和所述漏極之間產(chǎn)生電容，以及其中所述漏極包括連至所述源極的不同的電阻性路徑，以及其中所述電容沿著所述電阻性路徑與電阻相反地改變。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述導(dǎo)電材料與所述漏極和所述柵極的至少一部分疊置。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述導(dǎo)電材料沿著平行于所述柵極的長(zhǎng)度的所述漏極的長(zhǎng)度而逐級(jí)縮減。4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中，所述逐級(jí)縮減在所述漏極的長(zhǎng)度的中點(diǎn)處較寬，并且朝向所述漏極的長(zhǎng)度的端點(diǎn)縮窄。5.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中，所述逐級(jí)縮減包括沿著所述漏極的長(zhǎng)度在所述導(dǎo)電材料的寬度上的步進(jìn)式改變。6.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中，所述逐級(jí)縮減包括沿著所述漏極的長(zhǎng)度在所述導(dǎo)電材料的寬度上的線性改變。7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述漏極包括長(zhǎng)度和寬度，其中所述源極包括在所述漏極的第一側(cè)上平行于所述漏極的長(zhǎng)度而設(shè)置的第一源極叉指、以及在所述漏極的第二側(cè)上平行于所述漏極的長(zhǎng)度而設(shè)置的第二源極叉指，以及其中所述柵極包括在所述漏極的第一側(cè)與所述第一源極叉指之間平行于所述漏極的長(zhǎng)度而設(shè)置的第一柵極叉指、以及在所述漏極的第二側(cè)與所述第二源極叉指之間平行于所述漏極的長(zhǎng)度而設(shè)置的第二柵極叉指，以及其中所述導(dǎo)電材料垂直地設(shè)置在所述漏極和所述晶體管的柵極的至少一部分上方并且在所述漏極的長(zhǎng)度的中點(diǎn)處與所述漏極電接觸。8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述導(dǎo)電材料被配置為沿著所述漏極的長(zhǎng)度產(chǎn)生近似均勻的RC時(shí)間常數(shù)。9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述晶體管是絕緣體上硅晶體管。10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述晶體管包括在所述漏極和所述源極之間的N漂移區(qū)域，以及其中所述導(dǎo)電材料與所述漏極和所述N漂移區(qū)域疊置。11.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述導(dǎo)電材料是金屬化結(jié)構(gòu)層。12.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述導(dǎo)電材料使用第一層金屬化結(jié)構(gòu)在所述漏極的長(zhǎng)度的中點(diǎn)處電耦合至所述漏極，并且所述導(dǎo)電材料是使用通孔耦合至所述第一金屬化結(jié)構(gòu)層的第二金屬化結(jié)構(gòu)層。13.一種半導(dǎo)體器件，包括：晶體管，包括源極、柵極和漏極，其中所述漏極包...

【專(zhuān)利技術(shù)屬性】
技術(shù)研發(fā)人員：A·斯庫(kù)德里，
申請(qǐng)(專(zhuān)利權(quán))人：高通股份有限公司，
類(lèi)型：發(fā)明
國(guó)別省市：美國(guó),US