一種電荷耦合功率MOSFET器件及其制造方法技術

本發明專利技術涉及一種電荷耦合功率MOSFET器件及其制造方法，包括有源區、柵極引出區和終端保護區；有源區和柵極引出區設有第一溝槽，終端保護區設有第二溝槽；第一溝槽內的第一導電多晶硅和第二導電多晶硅由第二絕緣氧化層隔離，第二導電多晶硅與第一溝槽內壁由第一絕緣氧化層隔離；第二溝槽內的第三導電多晶硅與第二溝槽內壁由第四絕緣氧化層隔離；導電多晶硅上方的絕緣介質層設置接觸孔，第二接觸孔填充金屬與第一導電多晶硅歐姆接觸，第三接觸孔填充金屬與第二導電多晶硅歐姆接觸，第四接觸孔填充金屬與第三導電多晶硅歐姆接觸；器件上方設有源極金屬和柵極金屬。本發明專利技術導通電阻低，柵漏電荷Qgd小，輸入電容Ciss小，導通損耗低，開關損耗低，工藝更為簡單。

A charge coupled power MOSFET device and method of manufacturing the same

The invention relates to a power MOSFET charge coupled device and its manufacturing method, including active region, grid area and terminal protection area; the active region and the grid area is provided with a first groove, the terminal protection area is provided with second grooves; the first conductive polysilicon and polysilicon first second conductive trench by second insulating oxide layer isolation, second conductive wall with the first polysilicon by the first trench isolation insulating oxide layer; the second grooves of the third conductive polysilicon and the inner wall of the groove second is composed of fourth insulating oxide layer isolation; insulating medium layer is arranged above the conductive polysilicon contact hole, second contact hole filler metal in contact with the first conductive polysilicon ohmic contact, third hole filler metal and the second conductive polysilicon ohmic contact. Fourth contact hole filler metal and the third conductive polysilicon ohmic contact device is arranged; Source metal and gate metal. The invention has the advantages of low through resistance, small gate leakage charge Qgd, small input capacitance Ciss, low conduction loss, low switching loss, and simpler process.

【技術實現步驟摘要】
一種電荷耦合功率MOSFET器件及其制造方法
本專利技術涉及一種半導體器件及其制造方法，尤其是一種電荷耦合功率MOSFET器件及其制造方法，屬于半導體器件

技術介紹
自20世紀九十年代以來，功率MOSFET最主要的研究方向就是不斷減小其正向導通電阻（Ron）。如今，功率溝槽MOSFET器件已經適用于大多數功率應用電路中，且器件的特性不斷接近硅材料的一維極限（表述了器件漂移區特征導通電阻和關斷時擊穿電壓的理論關系）。RESURF技術（REducedSURfaceField，降低表面電場）的提出，可令耐壓為600V的功率溝槽MOSFET器件超過硅材料的一維極限。同樣依據RESURF的工作原理，業界又提出分裂柵型溝槽（Split-GateTrench）MOSFET器件結構，可在低、中壓（20V~300V）范圍內，打破硅材料的一維極限，擁有較低的正向導通電阻，器件性能優越。公開號為102280487A的中國專利《一種新型溝槽結構的功率MOSFET器件及其制造方法》，公開了一種分裂柵型溝槽MOSFET器件結構及制造方法。其提出的功率MOSFET器件的特征導通電阻較普通功率MOSFET器件降低了約40%，導通電阻小，柵漏電荷小，器件特性得到大幅提升。但仍然存在不足，其工藝制程共需采用6層掩膜版，分別為溝槽刻蝕掩膜版、場氧刻蝕掩膜版、柵極導電多晶硅掩膜版、N+注入掩膜版、接觸孔刻蝕掩膜版、金屬層刻蝕掩膜版，其掩膜版層數偏多，工藝復雜，工藝成本高，影響市場競爭力。其柵極導電多晶硅的引出方式，如圖1所示，首先在柵極導電多晶硅刻蝕工序，采用一層柵極導電多晶硅掩膜版進行選擇性刻蝕，將柵極導電多晶硅引至硅平面上方，其柵極導電多晶硅在硅平面上方連成一片，隨后將柵極接觸孔打在硅平面上方成片的柵極導電多晶硅上，供柵極金屬連接，如此可避免柵極接觸孔直接打在硅平面下方寬度較窄的柵極多晶硅上，此方案比較適用于早期光刻機能力有限的情況。
技術實現思路
本專利技術的目的是克服現有技術中存在的不足，提供一種電荷耦合功率MOSFET器件及其制造方法，其導通電阻低，柵漏電荷Qgd小，輸入電容Ciss小，導通損耗低，開關損耗低，工藝更為簡單，成本更為低廉。按照本專利技術提供的技術方案，所述電荷耦合功率MOSFET器件，在所述MOSFET器件俯視平面上，包括位于半導體基板的有源區、柵極引出區和終端保護區，所述終端保護區位于有源區和柵極引出區的外圈；在所述MOSFET器件的截面上，半導體基板具有相對應的第一主面與第二主面，所述第一主面與第二主面間包括第一導電類型外延層及位于所述第一導電類型外延層下方的第一導電類型襯底，所述第一導電類型襯底；其特征是：在所述MOSFET器件俯視平面上，所述柵極引出區內包括若干規則排布且相互平行設置的第一溝槽，所述有源區內包括若干規則排布且相互平行設置的第一溝槽，所述終端保護區內包括若干規則排布且相互平行設置的第二溝槽；在所述MOSFET器件的截面上，所述第一溝槽和第二溝槽設置于第一導電類型外延層的上部，所述第一溝槽位于柵極引出區和有源區，所述第二溝槽位于終端保護區；在所述柵極引出區，所述第一溝槽內壁表面生長絕緣氧化層，所述絕緣氧化層包括第一絕緣氧化層和第三絕緣氧化層，所述第一絕緣氧化層生長于第一溝槽側壁的上部，第三絕緣氧化層生長于第一溝槽的下部并覆蓋第一溝槽側壁的下部及底部，第一絕緣氧化層與第三絕緣氧化層上下連接；第一溝槽內淀積有導電多晶硅，所述導電多晶硅包括第一導電多晶硅和第二導電多晶硅，所述第一導電多晶硅與第二導電多晶硅均由第一溝槽的上部向下延伸，且第一導電多晶硅在第一溝槽內延伸的距離大于第二導電多晶硅延伸的距離；第一導電多晶硅位于第一溝槽的中心區，第二導電多晶硅位于第一導電多晶硅的兩側，第一導電多晶硅與第二導電多晶硅間通過第二絕緣氧化層隔離，所述第二絕緣氧化層與第三絕緣氧化層上下連接；第二導電多晶硅與第一溝槽內壁通過第一絕緣氧化層隔離；所述第一溝槽之間及第一溝槽和鄰近第二溝槽之間設有第二導電類型摻雜區，所述第二導電類型摻雜區由第一主面向下延伸，其深度小于第二導電多晶硅的深度；所述柵極引出區的第一主面上方由絕緣介質層覆蓋，第二導電多晶硅的上方設有第三接觸孔，所述第三接觸孔內填充第三接觸孔填充金屬，所述第三接觸孔填充金屬與第二導電多晶硅歐姆接觸；柵極引出區上方設有柵極金屬，所述柵極金屬覆蓋于絕緣介質層及第三接觸孔填充金屬上，柵極金屬與第三接觸孔填充金屬電性相連；在所述終端保護區，所述第二溝槽內淀積有第三導電多晶硅，且第三導電多晶硅位于第二溝槽的中心區；第二溝槽內設有第四絕緣氧化層，所述第四絕緣氧化層覆蓋第二溝槽的側壁及底部，同時覆蓋終端保護區的第一主面上方；第三導電多晶硅與第二溝槽內壁通過第四絕緣氧化層隔離；所述終端保護區的第一主面上方由第四絕緣氧化層和絕緣介質層覆蓋；所述第三導電多晶硅的上方設有第四接觸孔，所述第四接觸孔內填充第四接觸孔填充金屬，所述第四接觸孔填充金屬與第三導電多晶硅歐姆接觸；終端保護區上方設有源極金屬，所述源極金屬覆蓋于絕緣介質層之上；源極金屬與第四接觸孔填充金屬電性相連；在所述有源區，所述第一溝槽內壁表面生長絕緣氧化層，所述絕緣氧化層包括第一絕緣氧化層和第三絕緣氧化層，所述第一絕緣氧化層生長于第一溝槽側壁的上部，第三絕緣氧化層生長于第一溝槽的下部并覆蓋第一溝槽側壁的下部及底部，第一絕緣氧化層與第三絕緣氧化層上下連接；第一溝槽內淀積有導電多晶硅，所述導電多晶硅包括第一導電多晶硅和第二導電多晶硅，所述第一導電多晶硅與第二導電多晶硅均由第一溝槽的上部向下延伸，且第一導電多晶硅在第一溝槽內延伸的距離大于第二導電多晶硅延伸的距離；第一導電多晶硅位于第一溝槽的中心區，第二導電多晶硅位于第一導電多晶硅的兩側，第一導電多晶硅與第二導電多晶硅間通過第二絕緣氧化層隔離，所述第二絕緣氧化層與第三絕緣氧化層上下連接；第二導電多晶硅與第一溝槽內壁通過第一絕緣氧化層隔離；所述第一溝槽之間及第一溝槽和鄰近第二溝槽之間設有第二導電類型摻雜區，所述第二導電類型摻雜區由第一主面向下延伸，其深度小于第二導電多晶硅的深度；所述有源區的第一主面上方由絕緣介質層覆蓋，第一導電多晶硅的上方設有第二接觸孔，所述第二接觸孔內填充第二接觸孔填充金屬，所述第二接觸孔填充金屬與第一導電多晶硅歐姆接觸；相鄰的第一溝槽間相對應的外壁上方均帶有第一導電類型摻雜區，所述第一導電類型摻雜區的結深小于所述第二導電類型摻雜區的結深；相鄰第一溝槽之間設有第一接觸孔，所述第一接觸孔內填充有第一接觸孔填充金屬，所述第一接觸孔填充金屬與第一導電類型摻雜區和第二導電類型摻雜區歐姆接觸；所述第一溝槽和鄰近第二溝槽之間設有第五接觸孔，所述第五接觸孔內填充有第五接觸孔填充金屬，所述第五接觸孔填充金屬與所述第二導電類型摻雜區歐姆接觸；所述柵極金屬與源極金屬相互隔離。進一步的，所述有源區和柵極引出區的第一溝槽之間的間距相同；所述終端保護區的第二溝槽的個數至少為1個，第二溝槽的寬度等于或者大于第一溝槽，第二溝槽與鄰近第一溝槽的間距等于第一溝槽之間的間距，第二溝槽之間的間距等于或者大于第一溝槽之間的間距。進一步的，所述第四絕緣氧化層的厚度等于第三絕緣氧化層的厚度；所述第三絕緣氧化層本文檔來自技高網...

【技術保護點】
一種電荷耦合功率MOSFET器件，在所述MOSFET器件俯視平面上，包括位于半導體基板的有源區、柵極引出區和終端保護區，所述終端保護區位于有源區和柵極引出區的外圈；在所述MOSFET器件的截面上，半導體基板具有相對應的第一主面與第二主面，所述第一主面與第二主面間包括第一導電類型外延層及位于所述第一導電類型外延層下方的第一導電類型襯底，所述第一導電類型襯底；其特征是：在所述MOSFET器件俯視平面上，所述柵極引出區內包括若干規則排布且相互平行設置的第一溝槽，所述有源區內包括若干規則排布且相互平行設置的第一溝槽，所述終端保護區內包括若干規則排布且相互平行設置的第二溝槽；在所述MOSFET器件的截面上，所述第一溝槽和第二溝槽設置于第一導電類型外延層的上部，所述第一溝槽位于柵極引出區和有源區，所述第二溝槽位于終端保護區；在所述柵極引出區，所述第一溝槽內壁表面生長絕緣氧化層，所述絕緣氧化層包括第一絕緣氧化層和第三絕緣氧化層，所述第一絕緣氧化層生長于第一溝槽側壁的上部，第三絕緣氧化層生長于第一溝槽的下部并覆蓋第一溝槽側壁的下部及底部，第一絕緣氧化層與第三絕緣氧化層上下連接；第一溝槽內淀積有導電多晶硅，所述導電多晶硅包括第一導電多晶硅和第二導電多晶硅，所述第一導電多晶硅與第二導電多晶硅均由第一溝槽的上部向下延伸，且第一導電多晶硅在第一溝槽內延伸的距離大于第二導電多晶硅延伸的距離；第一導電多晶硅位于第一溝槽的中心區，第二導電多晶硅位于第一導電多晶硅的兩側，第一導電多晶硅與第二導電多晶硅間通過第二絕緣氧化層隔離，所述第二絕緣氧化層與第三絕緣氧化層上下連接；第二導電多晶硅與第一溝槽內壁通過第一絕緣氧化層隔離；所述第一溝槽之間及第一溝槽和鄰近第二溝槽之間設有第二導電類型摻雜區，所述第二導電類型摻雜區由第一主面向下延伸，其深度小于第二導電多晶硅的深度；所述柵極引出區的第一主面上方由絕緣介質層覆蓋，第二導電多晶硅的上方設有第三接觸孔，所述第三接觸孔內填充第三接觸孔填充金屬，所述第三接觸孔填充金屬與第二導電多晶硅歐姆接觸；柵極引出區上方設有柵極金屬，所述柵極金屬覆蓋于絕緣介質層及第三接觸孔填充金屬上，柵極金屬與第三接觸孔填充金屬電性相連；在所述終端保護區，所述第二溝槽內淀積有第三導電多晶硅，且第三導電多晶硅位于第二溝槽的中心區；第二溝槽內設有第四絕緣氧化層，所述第四絕緣氧化層覆蓋第二溝槽的側壁及底部，同時覆蓋終端保護區的第一主面上方；第三導電多晶硅與第二溝槽內壁通過第四絕緣氧化層隔離；所述終端保護區的第一主面上方由第四絕緣氧化層和絕緣介質層覆蓋；所述第三導電多晶硅的上方設有第四接觸孔，所述第四接觸孔內填充第四接觸孔填充金屬，所述第四接觸孔填充金屬與第三導電多晶硅歐姆接觸；終端保護區上方設有源極金屬，所述源極金屬覆蓋于絕緣介質層之上；源極金屬與第四接觸孔填充金屬電性相連；在所述有源區，所述第一溝槽內壁表面生長絕緣氧化層，所述絕緣氧化層包括第一絕緣氧化層和第三絕緣氧化層，所述第一絕緣氧化層生長于第一溝槽側壁的上部，第三絕緣氧化層生長于第一溝槽的下部并覆蓋第一溝槽側壁的下部及底部，第一絕緣氧化層與第三絕緣氧化層上下連接；第一溝槽內淀積有導電多晶硅，所述導電多晶硅包括第一導電多晶硅和第二導電多晶硅，所述第一導電多晶硅與第二導電多晶硅均由第一溝槽的上部向下延伸，且第一導電多晶硅在第一溝槽內延伸的距離大于第二導電多晶硅延伸的距離；第一導電多晶硅位于第一溝槽的中心區，第二導電多晶硅位于第一導電多晶硅的兩側，第一導電多晶硅與第二導電多晶硅間通過第二絕緣氧化層隔離，所述第二絕緣氧化層與第三絕緣氧化層上下連接；第二導電多晶硅與第一溝槽內壁通過第一絕緣氧化層隔離；所述第一溝槽之間及第一溝槽和鄰近第二溝槽之間設有第二導電類型摻雜區，所述第二導電類型摻雜區由第一主面向下延伸，其深度小于第二導電多晶硅的深度；所述有源區的第一主面上方由絕緣介質層覆蓋，第一導電多晶硅的上方設有第二接觸孔，所述第二接觸孔內填充第二接觸孔填充金屬，所述第二接觸孔填充金屬與第一導電多晶硅歐姆接觸；相鄰的第一溝槽間相對應的外壁上方均帶有第一導電類型摻雜區，所述第一導電類型摻雜區的結深小于所述第二導電類型摻雜區的結深；相鄰第一溝槽之間設有第一接觸孔，所述第一接觸孔內填充有第一接觸孔填充金屬，所述第一接觸孔填充金屬與第一導電類型摻雜區和第二導電類型摻雜區歐姆接觸；所述第一溝槽和鄰近第二溝槽之間設有第五接觸孔，所述第五接觸孔內填充有第五接觸孔填充金屬，所述第五接觸孔填充金屬與所述第二導電類型摻雜區歐姆接觸；所述柵極金屬與源極金屬相互隔離。...

【技術特征摘要】
1.一種電荷耦合功率MOSFET器件，在所述MOSFET器件俯視平面上，包括位于半導體基板的有源區、柵極引出區和終端保護區，所述終端保護區位于有源區和柵極引出區的外圈；在所述MOSFET器件的截面上，半導體基板具有相對應的第一主面與第二主面，所述第一主面與第二主面間包括第一導電類型外延層及位于所述第一導電類型外延層下方的第一導電類型襯底，所述第一導電類型襯底；其特征是：在所述MOSFET器件俯視平面上，所述柵極引出區內包括若干規則排布且相互平行設置的第一溝槽，所述有源區內包括若干規則排布且相互平行設置的第一溝槽，所述終端保護區內包括若干規則排布且相互平行設置的第二溝槽；在所述MOSFET器件的截面上，所述第一溝槽和第二溝槽設置于第一導電類型外延層的上部，所述第一溝槽位于柵極引出區和有源區，所述第二溝槽位于終端保護區；在所述柵極引出區，所述第一溝槽內壁表面生長絕緣氧化層，所述絕緣氧化層包括第一絕緣氧化層和第三絕緣氧化層，所述第一絕緣氧化層生長于第一溝槽側壁的上部，第三絕緣氧化層生長于第一溝槽的下部并覆蓋第一溝槽側壁的下部及底部，第一絕緣氧化層與第三絕緣氧化層上下連接；第一溝槽內淀積有導電多晶硅，所述導電多晶硅包括第一導電多晶硅和第二導電多晶硅，所述第一導電多晶硅與第二導電多晶硅均由第一溝槽的上部向下延伸，且第一導電多晶硅在第一溝槽內延伸的距離大于第二導電多晶硅延伸的距離；第一導電多晶硅位于第一溝槽的中心區，第二導電多晶硅位于第一導電多晶硅的兩側，第一導電多晶硅與第二導電多晶硅間通過第二絕緣氧化層隔離，所述第二絕緣氧化層與第三絕緣氧化層上下連接；第二導電多晶硅與第一溝槽內壁通過第一絕緣氧化層隔離；所述第一溝槽之間及第一溝槽和鄰近第二溝槽之間設有第二導電類型摻雜區，所述第二導電類型摻雜區由第一主面向下延伸，其深度小于第二導電多晶硅的深度；所述柵極引出區的第一主面上方由絕緣介質層覆蓋，第二導電多晶硅的上方設有第三接觸孔，所述第三接觸孔內填充第三接觸孔填充金屬，所述第三接觸孔填充金屬與第二導電多晶硅歐姆接觸；柵極引出區上方設有柵極金屬，所述柵極金屬覆蓋于絕緣介質層及第三接觸孔填充金屬上，柵極金屬與第三接觸孔填充金屬電性相連；在所述終端保護區，所述第二溝槽內淀積有第三導電多晶硅，且第三導電多晶硅位于第二溝槽的中心區；第二溝槽內設有第四絕緣氧化層，所述第四絕緣氧化層覆蓋第二溝槽的側壁及底部，同時覆蓋終端保護區的第一主面上方；第三導電多晶硅與第二溝槽內壁通過第四絕緣氧化層隔離；所述終端保護區的第一主面上方由第四絕緣氧化層和絕緣介質層覆蓋；所述第三導電多晶硅的上方設有第四接觸孔，所述第四接觸孔內填充第四接觸孔填充金屬，所述第四接觸孔填充金屬與第三導電多晶硅歐姆接觸；終端保護區上方設有源極金屬，所述源極金屬覆蓋于絕緣介質層之上；源極金屬與第四接觸孔填充金屬電性相連；在所述有源區，所述第一溝槽內壁表面生長絕緣氧化層，所述絕緣氧化層包括第一絕緣氧化層和第三絕緣氧化層，所述第一絕緣氧化層生長于第一溝槽側壁的上部，第三絕緣氧化層生長于第一溝槽的下部并覆蓋第一溝槽側壁的下部及底部，第一絕緣氧化層與第三絕緣氧化層上下連接；第一溝槽內淀積有導電多晶硅，所述導電多晶硅包括第一導電多晶硅和第二導電多晶硅，所述第一導電多晶硅與第二導電多晶硅均由第一溝槽的上部向下延伸，且第一導電多晶硅在第一溝槽內延伸的距離大于第二導電多晶硅延伸的距離；第一導電多晶硅位于第一溝槽的中心區，第二導電多晶硅位于第一導電多晶硅的兩側，第一導電多晶硅與第二導電多晶硅間通過第二絕緣氧化層隔離，所述第二絕緣氧化層與第三絕緣氧化層上下連接；第二導電多晶硅與第一溝槽內壁通過第一絕緣氧化層隔離；所述第一溝槽之間及第一溝槽和鄰近第二溝槽之間設有第二導電類型摻雜區，所述第二導電類型摻雜區由第一主面向下延伸，其深度小于第二導電多晶硅的深度；所述有源區的第一主面上方由絕緣介質層覆蓋，第一導電多晶硅的上方設有第二接觸孔，所述第二接觸孔內填充第二接觸孔填充金屬，所述第二接觸孔填充金屬與第一導電多晶硅歐姆接觸；相鄰的第一溝槽間相對應的外壁上方均帶有第一導電類型摻雜區，所述第一導電類型摻雜區的結深小于所述第二導電類型摻雜區的結深；相鄰第一溝槽之間設有第一接觸孔，所述第一接觸孔內填充有第一接觸孔填充金屬，所述第一接觸孔填充金屬與第一導電類型摻雜區和第二導電類型摻雜區歐姆接觸；所述第一溝槽和鄰近第二溝槽之間設有第五接觸孔，所述第五接觸孔內填充有第五接觸孔填充金屬，所述第五接觸孔填充金屬與所述第二導電類型摻雜區歐姆接觸；所述柵極金屬與源極金屬相互隔離。2.如權利要求1所述的電荷耦合功率MOSFET器件，其特征是：所述有源區和柵極引出區的第一溝槽之間的間距相同；所述終端保護區的第二溝槽的個數至少為1個，第二溝槽的寬度等于或者大于第一溝槽，第二溝槽與鄰近第一溝槽的間距等于第一溝槽之間的間距，第二溝槽之間的間距等于或者大于第一溝槽之間的間距。3.如權利要求1所述的電荷耦合功率MOSFET器件，其特征是：所述第四絕緣氧化層的厚度等于第三絕緣氧化層的厚度；所述第三絕緣氧化層的厚度大于第一絕緣氧化層的厚度；所述第二絕緣氧化層的厚度大于第一絕緣氧化層的厚度。4.如權利要求1所述...

【專利技術屬性】
技術研發人員：朱袁正，葉鵬，劉晶晶，
申請(專利權)人：無錫新潔能股份有限公司，
類型：發明
國別省市：江蘇,32