一種橫向雙擴散金屬氧化物半導體場效應管制造技術

本發明專利技術公開一種橫向雙擴散金屬氧化物半導體場效應管。該結構中設置輔助耗盡襯底埋層于漏端下方，該埋層可以擴展橫向雙擴散金屬氧化物半導體場效應管的縱向空間電荷區，從而突破由于縱向耐壓受限而帶來的電壓飽和現象，同時該埋層還能夠利用電場調制效應對表面橫向電場和體內縱向電場進行調制，從而在保證器件低導通電阻的條件下，可以大幅度提高器件的擊穿電壓。

A transverse double diffused metal oxide semiconductor field effect transistor

A laterally double diffused metal oxide semiconductor field effect transistor is disclosed. The substrate assisted depletion layer on the buried drain is arranged at the lower part of the structure, the buried layer can extend the longitudinal space charge region of lateral double diffused metal oxide semiconductor field effect transistor, thus breaking voltage due to limited longitudinal voltage saturation phenomenon, and the buried layer can benefit for modulation of the surface transverse electric field and in vivo longitudinal electric field with the electric field modulation, thus ensuring the device is low on resistance conditions, can greatly improve the breakdown voltage of the device.

【技術實現步驟摘要】
一種橫向雙擴散金屬氧化物半導體場效應管
本專利技術涉及半導體功率器件
，具體涉及是一種橫向雙擴散金屬氧化物半導體場效應管結構。
技術介紹
橫向雙擴散金屬氧化物半導體場效應管(LateralDouble-diffusedMOSFET，簡稱LDMOS)具有易集成，熱穩定性好，較好的頻率穩定性，低功耗，多子導電，功率驅動小，開關速度高等優點是智能功率電路和高壓器件的核心。由于便攜式電源管理和汽車電子產品的市場需求日益增長，在全球范圍內受到越來越多的關注。其主要特征在于基區和漏區之間加入一段相對較長的輕摻雜漂移區，該漂移區的摻雜類型與漏區一致。通過加入漂移區，可以起到分擔擊穿電壓的作用，提高了LDMOS的擊穿電壓，使其達到低的導通電阻優化目標，使其傳導損失最小化。為了使得LDMOS器件具有較高的擊穿電壓和較低的比導通電阻，在器件設計過程中，需要滿足弱化表面電場(ReducedSurfaceField，簡稱RESURF)技術的條件使得器件的擊穿點從表面轉移到體內。然而隨著器件漂移區長度的增加，LDMOS器件的擊穿電壓主要受限于體內縱向耐壓能力，即由于橫向功率器件的電壓飽和效應，器件的擊穿電壓隨著漂移區長度的增加逐漸趨于飽和。
技術實現思路
本專利技術提出一種具有縱向輔助耗盡襯底層的LDMOS，改善了擊穿電壓與比導通電阻之間的矛盾關系，實現了高的擊穿電壓和低的比導通電阻。本專利技術方案如下：一種橫向雙擴散金屬氧化物半導體場效應管，包括：半導體材料的襯底；位于所述半導體襯底表面的基區和漂移區；位于所述基區表面的源區；位于漂移區表面的漏區；其特殊之處在于：漏端的漂移區下方接有縱向輔助耗盡襯底層，所述縱向輔助耗盡襯底層由N型和/或P型摻雜半導體材料構成，或者采用介質材料。基于以上基本方案，本專利技術還進一步做如下優化限定和改進：上述縱向輔助耗盡襯底層位于漏端的漂移區下方，可為一整塊的N型均勻摻雜埋層或是P均勻型摻雜埋層。上述縱向輔助耗盡襯底層位于漏端的漂移區下方，可為一整塊的N型分區摻雜埋層或是P分區型摻雜埋層。上述縱向輔助耗盡襯底層位于漏端的漂移區下方，可為N/P型柱相間均勻摻雜埋層。上述縱向輔助耗盡襯底層位于漏端的漂移區下方，可為N/P型柱相間分區摻雜埋層。上述縱向輔助耗盡襯底層位于漏端的漂移區下方，可為其他介質材料，如二氧化硅、氧化鉿等。上述縱向輔助耗盡襯底層的長度占漂移區整體長度的比例、縱向輔助耗盡襯底層的寬度及厚度可根據實際需求調整。上述縱向輔助耗盡襯底層的形狀可為規則圖形，也可為不規則圖形，如階梯型、梯形等。本專利技術的有益效果如下：在LDMOS漏端下設置襯底輔助耗盡層，該埋層可以擴展橫向雙擴散金屬氧化物半導體場效應管的縱向空間電荷區，從而突破由于縱向耐壓受限而帶來的電壓飽和現象，同時該埋層還能夠利用電場調制效應對表面橫向電場和體內縱向電場進行調制，從而在保證器件低導通電阻的條件下，可以大幅度提高器件的擊穿電壓。本方案器件制造簡單，可操作性較強。附圖說明圖1為本專利技術具有縱向輔助耗盡襯底層的橫向雙擴散金屬氧化物半導體場效應管結構的三維示意圖。圖2是該結構縱向輔助耗盡襯底層沿OAC方向的截面圖。具體實施方式如圖1和圖2所示為一種具有分區縱向輔助耗盡襯底區的LDMOS：半導體材料襯底1；位于所述半導體襯底表面的基區2和漂移區5；位于所述基區表面的源區3；位于漂移區表面的漏區4；位于漏端的漂移區下為縱向輔助耗盡襯底層6和7。縱向輔助耗盡襯底層可為N型均勻摻雜硅材料、P均勻摻雜硅材料、N/P型柱相間均勻摻雜硅材料、N/P多分區摻雜硅材料，或采用介質材料。具體來說：縱向輔助耗盡襯底層6和7可為N型柱、P型柱或N/P型柱相間均勻摻雜；縱向輔助耗盡襯底層6和7可為N型柱、P型柱或N/P型柱相間分區摻雜；縱向輔助耗盡襯底層6和7還可為介質材料，如二氧化硅、氧化鉿等。縱向輔助耗盡襯底層6和7的長度占漂移區整體長度的比例、縱向輔助耗盡襯底層6和7的寬度及厚度可根據實際需求調整。縱向輔助耗盡襯底層6和7的形狀可為規則圖形，也可為不規則圖形，如階梯型、梯形等。漏端下方的縱向耗盡區會進一步向襯底擴展；縱向體電場受輔助耗盡襯底層的影響，會在埋層底部邊界出現一個新的電場峰，從而使得縱向電場得到優化，縱向擊穿電壓提升；表面電場同樣會受輔助耗盡襯底層的影響，使得橫向的表面電場也得到了優化，橫向擊穿電壓得以提升。因此擊穿電壓和比導通電阻的優化可以得到最佳。由此改善了器件的擊穿電壓與比導通電阻之間的矛盾關系。例如針對薄漂移區(2μm)LDMOS，當漂移區長度為70μm時，常規LDMOS擊穿電壓僅為460V左右，而采用本專利技術的結構，利用40μm長度的N型矩形摻雜縱向輔助耗盡層可以將器件的擊穿電壓提高到900V，提高了95％.利用40μm長N/P相間摻雜矩形縱向輔助耗盡層可將器件擊穿電壓提高到1100V，提高近120％。當然，本專利技術中的LDMOS也可以為P溝道，其結構與N溝道LDMOS相同，在此不再贅述。以上所述僅是本專利技術的優選實施方式，應當指出，對于本
的普通技術人員來說，在不脫離本專利技術技術原理的前提下，還可以做出若干改進和替換，這些改進和替換也應視為本專利技術的保護范圍。本文檔來自技高網...

【技術保護點】
一種橫向雙擴散金屬氧化物半導體場效應管，包括：半導體材料的襯底；位于所述半導體襯底表面的基區和漂移區；位于所述基區表面的源區；位于漂移區表面的漏區；其特征在于：漏端的漂移區下方接有縱向輔助耗盡襯底層，所述縱向輔助耗盡襯底層由N型和/或P型摻雜半導體材料構成，或者采用介質材料。

【技術特征摘要】
1.一種橫向雙擴散金屬氧化物半導體場效應管，包括：半導體材料的襯底；位于所述半導體襯底表面的基區和漂移區；位于所述基區表面的源區；位于漂移區表面的漏區；其特征在于：漏端的漂移區下方接有縱向輔助耗盡襯底層，所述縱向輔助耗盡襯底層由N型和/或P型摻雜半導體材料構成，或者采用介質材料。2.根據權利要求1所述的橫向雙擴散金屬氧化物半導體場效應管，其特征在于：所述縱向輔助耗盡襯底層為一整塊的N型均勻摻雜埋層或是一整塊的P均勻型摻雜埋層。3.根據權利要求1所述的橫向雙擴散金屬氧化物半導體場效應管，其特征在于：所述縱向輔助耗盡襯底層為...

【專利技術屬性】
技術研發人員：段寶興，袁嵩，董自明，郭海君，楊銀堂，
申請(專利權)人：西安電子科技大學，
類型：發明
國別省市：陜西,61