具有不對稱結(jié)構(gòu)的晶體管的形成方法技術(shù)

本發(fā)明專利技術(shù)提供了一種具有不對稱結(jié)構(gòu)的晶體管的形成方法，所述方法包括：提供基底，所述基底上具有第一半導(dǎo)體層和位于所述第一半導(dǎo)體層上的第二半導(dǎo)體層；形成覆蓋部分所述第二半導(dǎo)體層的第一掩膜結(jié)構(gòu)，在所述第一掩膜結(jié)構(gòu)的第一側(cè)形成第二掩膜結(jié)構(gòu)；對所述第一掩膜結(jié)構(gòu)和所述第二掩膜結(jié)構(gòu)暴露出的第二半導(dǎo)體層進(jìn)行刻蝕，直至暴露出所述第一半導(dǎo)體層的表面，剩余的第二半導(dǎo)體層構(gòu)成襯墊層；在所述第一掩膜結(jié)構(gòu)的與所述第一側(cè)相對的第二側(cè)形成側(cè)墻結(jié)構(gòu)；去除所述第二掩膜結(jié)構(gòu)，在所述第一掩膜結(jié)構(gòu)第一側(cè)的襯墊層上形成漏極接觸結(jié)構(gòu)，在所述第一掩膜結(jié)構(gòu)第二側(cè)的第一半導(dǎo)體層上形成源極接觸結(jié)構(gòu)。本發(fā)明專利技術(shù)形成的具有不對稱結(jié)構(gòu)的晶體管的漏電流小。

Method for forming transistor with asymmetrical structure

The present invention provides a method for forming a transistor with asymmetric structure, the method comprises: providing a substrate having a first semiconductor layer and a second semiconductor layer disposed on the first semiconductor layer on the substrate; a first mask structure is formed to cover a portion of the second semiconductor layer, the first mask the structure of the first side forming a second mask structure; etching the second semiconductor layer of the first mask structure and the second mask structure is exposed, until the exposed surface of the first semiconductor layer and a second semiconductor layer composed of residual liner; side wall structure formed on the first mask the structure of the first and second side opposite; the second mask structure is removed, forming a drain contact structure on the liner layer of the first mask structure on the first side, in the article A source contact structure is formed on the first semiconductor layer on the second side of the mask structure. The transistor formed by the present invention has a small leakage current.

【技術(shù)實現(xiàn)步驟摘要】
具有不對稱結(jié)構(gòu)的晶體管的形成方法
本專利技術(shù)涉及半導(dǎo)體
，尤其涉及一種具有不對稱結(jié)構(gòu)的晶體管的形成方法。
技術(shù)介紹
III-V族化合物由于具有穩(wěn)定性好、有效質(zhì)量小、電子遷移率高、以及光吸收系數(shù)較高等優(yōu)點，被廣泛地應(yīng)用于光電器件中。常見的GaAs材料的電子遷移率比Si的電子遷移率大五倍，禁帶寬度為1.42eV，InAs材料的電子遷移率則比Si的電子遷移率要大25倍，禁帶寬度為0.36V。綜合考慮電子遷移率和禁帶寬度，通常把三元化合物InGaAs作為n型半導(dǎo)體器件的溝道材料。例如，利用AlGaAs/InGaAs異質(zhì)結(jié)構(gòu)及InGaAs溝道二維電子氣(2DEG)特性研制的贗晶高電子遷移率晶體管已在微波接收系統(tǒng)中得到了應(yīng)用。雖然現(xiàn)有技術(shù)對InGaAsMOSFET做了許多研究工作，但是現(xiàn)有技術(shù)形成的InGaAsMOSFET的性能仍然有待提高。
技術(shù)實現(xiàn)思路
本專利技術(shù)解決的問題是現(xiàn)有技術(shù)形成的半導(dǎo)體器件的性能不佳。為解決上述問題，本專利技術(shù)實施例提供了一種具有不對稱結(jié)構(gòu)的晶體管的形成方法，所述方法包括：提供基底，所述基底上具有第一半導(dǎo)體層和位于所述第一半導(dǎo)體層上的第二半導(dǎo)體層；形成覆蓋部分所述第二半導(dǎo)體層的第一掩膜結(jié)構(gòu)，在所述第一掩膜結(jié)構(gòu)的第一側(cè)形成第二掩膜結(jié)構(gòu)；對所述第一掩膜結(jié)構(gòu)和所述第二掩膜結(jié)構(gòu)暴露出的第二半導(dǎo)體層進(jìn)行刻蝕，直至暴露出所述第一半導(dǎo)體層的表面，剩余的第二半導(dǎo)體層構(gòu)成襯墊層；在所述第一掩膜結(jié)構(gòu)的與所述第一側(cè)相對的第二側(cè)形成側(cè)墻結(jié)構(gòu)；去除所述第二掩膜結(jié)構(gòu)，在所述第一掩膜結(jié)構(gòu)第一側(cè)的襯墊層上形成漏極接觸結(jié)構(gòu)，在所述第一掩膜結(jié)構(gòu)第二側(cè)的第一半導(dǎo)體層上形成源極接觸結(jié)構(gòu)。可選地，所述具有不對稱結(jié)構(gòu)的晶體管的形成方法還包括：去除所述第一掩膜結(jié)構(gòu)和所述側(cè)墻結(jié)構(gòu)，在所述源極接觸結(jié)構(gòu)和漏極接觸結(jié)構(gòu)中間形成凹槽，所述凹槽暴露出部分所述第一半導(dǎo)體層和部分所述襯墊層；形成覆蓋所述凹槽底部和側(cè)壁的柵介質(zhì)層；在所述柵介質(zhì)層上形成填充所述凹槽的柵電極層。可選地，所述具有不對稱結(jié)構(gòu)的晶體管的形成方法還包括：在去除所述第一掩膜結(jié)構(gòu)和所述側(cè)墻結(jié)構(gòu)后，對所述凹槽暴露出的襯墊層進(jìn)行刻蝕，使所述凹槽暴露出的襯墊層的寬度減小。可選地，刻蝕所述第二半導(dǎo)體層包括：采用低功率氧等離子體對所述第二半導(dǎo)體層進(jìn)行氧化；在氧化后采用硫酸溶液刻蝕所述第二半導(dǎo)體層。可選地，所述第二半導(dǎo)體層為未摻雜半導(dǎo)體層。可選地，所述第二半導(dǎo)體層的禁帶寬度大于所述第一半導(dǎo)體層的禁帶寬度。可選地，所述基底的材料為InP，所述第一半導(dǎo)體層的材料為InGaAs，所述第二半導(dǎo)體層的材料為InP。可選地，在所述基底和所述第一半導(dǎo)體層之間還具有過渡層，所述過渡層的材料為InAlAs。可選地，所述第一掩膜結(jié)構(gòu)的材料包括氫倍半硅氧烷材料。可選地，所述漏極接觸結(jié)構(gòu)和所述源極接觸結(jié)構(gòu)包括InGaAs材料層和位于所述InGaAs材料層上InP材料層。與現(xiàn)有技術(shù)相比，本專利技術(shù)實施例的技術(shù)方案具有以下優(yōu)點：本專利技術(shù)實施例形成具有不對稱結(jié)構(gòu)的晶體管的方法中，在用于形成溝道區(qū)域的第一半導(dǎo)體層上形成了第二半導(dǎo)體層，并通過第一掩膜結(jié)構(gòu)和第二掩膜結(jié)構(gòu)定義出柵極結(jié)構(gòu)區(qū)域，刻蝕去除源區(qū)的第二半導(dǎo)體層和溝道區(qū)域的部分第二半導(dǎo)體層，剩余第二半導(dǎo)體層構(gòu)成襯墊層，接著，在所述第一掩膜結(jié)構(gòu)的第一側(cè)和第二側(cè)分別形成漏極接觸結(jié)構(gòu)和源極接觸結(jié)構(gòu)。由于本專利技術(shù)實施例的方法中，在漏區(qū)上形成了襯墊層，可以有效減小漏區(qū)高電場強(qiáng)度下的碰撞電離現(xiàn)象的發(fā)生，從而減小了晶體管漏電流。附圖說明圖1至圖10示出了本專利技術(shù)一實施例的具有不對稱結(jié)構(gòu)的晶體管的形成方法中所形成的中間結(jié)構(gòu)的示意圖。具體實施方式由
技術(shù)介紹
可知，現(xiàn)有技術(shù)形成的半導(dǎo)體器件的性能仍然有待提高。本專利技術(shù)的專利技術(shù)人研究了現(xiàn)有技術(shù)形成的InGaAsMOSFET，發(fā)現(xiàn)其漏電流較大。專利技術(shù)人進(jìn)一步研究發(fā)現(xiàn)現(xiàn)有技術(shù)形成的InGaAsMOSFET漏電流較大的原因在于：首先，溝道長度的縮小使得溝道區(qū)的橫向電場增大，當(dāng)溝道長度減小而保持電源電壓不變時，溝道區(qū)靠近漏端附件的最大電場增加，隨著載流子從源向漏移動，在漏端高電場區(qū)將得到足夠的動能，引起碰撞電離(impactionization)；進(jìn)一步地，由于InGaAs材料的禁帶寬度小于Si材料，帶間隧穿電壓更小，使得碰撞電離更容易發(fā)生。正是上述原因?qū)е铝薎nGaAsMOSFET具有較高的漏電流。基于以上研究，本專利技術(shù)實施例提供了一種具有不對稱結(jié)構(gòu)的晶體管的形成方法。所述方法在用于形成溝道區(qū)域的第一半導(dǎo)體層上形成了第二半導(dǎo)體層，并通過第一掩膜結(jié)構(gòu)和第二掩膜結(jié)構(gòu)定義出柵極結(jié)構(gòu)區(qū)域，刻蝕去除源區(qū)的第二半導(dǎo)體層和溝道區(qū)域的部分第二半導(dǎo)體層，剩余第二半導(dǎo)體層構(gòu)成襯墊層，接著，在源區(qū)一側(cè)的第一半導(dǎo)體層上形成源極接觸結(jié)構(gòu)以及在漏區(qū)一側(cè)的襯墊層上形成漏極接觸結(jié)構(gòu)，從而形成了具有不對稱結(jié)構(gòu)的晶體管結(jié)構(gòu)。由于在漏區(qū)上形成了襯墊層，可以減小漏區(qū)高電場強(qiáng)度下的碰撞電離現(xiàn)象的發(fā)生，從而減小了漏電流，提高了擊穿電壓。為使本專利技術(shù)的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本專利技術(shù)的具體實施例做詳細(xì)的說明。需要說明的是，提供這些附圖的目的是有助于理解本專利技術(shù)的實施例，而不應(yīng)解釋為對本專利技術(shù)的不當(dāng)?shù)南拗啤榱烁宄鹨姡瑘D中所示尺寸并未按比例繪制，可能會做放大、縮小或其他改變。本專利技術(shù)下面的實施例中，將以形成InGaAsMOSFET為例對本專利技術(shù)的具有不對稱結(jié)構(gòu)的晶體管的形成方法進(jìn)行詳細(xì)說明。但需要說明的是，本專利技術(shù)的技術(shù)方案也適用于形成其他半導(dǎo)體材料的晶體管結(jié)構(gòu)，尤其是，III-V族半導(dǎo)體材料的晶體管結(jié)構(gòu)。首先，參考圖1，提供基底100，所述基底100上具有第一半導(dǎo)體層110和位于所述第一半導(dǎo)體層110上的第二半導(dǎo)體層120。本實施例中，所述基底100為InP晶圓。在另一些實施例中，所述基底100為在其他半導(dǎo)體材料襯底或者絕緣材料襯底上形成有InP層的晶圓。本實施例中，所述第一半導(dǎo)體層110為InGaAs，用于形成InGaAsMOSFET的溝道區(qū)域。由于InGaAs材料與InP材料的晶格常數(shù)并不完全匹配，如果直接在所述InP基底上形成InGaAs材料的第一半導(dǎo)體層110，由于晶格失配會在第一半導(dǎo)體層110中存在較大的殘余應(yīng)力，該殘余應(yīng)力會在第一半導(dǎo)體層110內(nèi)產(chǎn)生不良影響，例如，大的殘余應(yīng)力將會使得第一半導(dǎo)體層110在生長過程中產(chǎn)生裂紋甚至開裂，還有可能在第一半導(dǎo)體層110中引入大量的缺陷，降低薄膜質(zhì)量。因此，本實施例中，在所述基底100和所述第一半導(dǎo)體層110之間還具有過渡層101，所述過渡層101的晶格常數(shù)介于所述基底100和所述第一半導(dǎo)體層110的晶格常數(shù)之間，可以釋放所述基底100和所述第一半導(dǎo)體層110之間由于晶格失配產(chǎn)生的應(yīng)力。本實施例中，所述基底100的材料為InP，所述第一半導(dǎo)體層110的材料為InGaAs，所述過渡層101的材料可以為InAlAs。在一具體實施例中，所述第一半導(dǎo)體層110的材料為In0.75Ga0.25As，所述過渡層101的材料為In0.52Al0.48As。在一些實施例中，在所述過渡層101中還進(jìn)行了N型雜質(zhì)的δ摻雜，所述δ摻雜的雜質(zhì)濃度分布符合δ函數(shù)分布，有利于溝道區(qū)域載流子分布和器件性能的提高。在所述第一半導(dǎo)體層110上具有本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點】
一種具有不對稱結(jié)構(gòu)的晶體管的形成方法，其特征在于，包括：提供基底，所述基底上具有第一半導(dǎo)體層和位于所述第一半導(dǎo)體層上的第二半導(dǎo)體層；形成覆蓋部分所述第二半導(dǎo)體層的第一掩膜結(jié)構(gòu)，在所述第一掩膜結(jié)構(gòu)的第一側(cè)形成第二掩膜結(jié)構(gòu)；對所述第一掩膜結(jié)構(gòu)和所述第二掩膜結(jié)構(gòu)暴露出的第二半導(dǎo)體層進(jìn)行刻蝕，直至暴露出所述第一半導(dǎo)體層的表面，剩余的第二半導(dǎo)體層構(gòu)成襯墊層；在所述第一掩膜結(jié)構(gòu)的與所述第一側(cè)相對的第二側(cè)形成側(cè)墻結(jié)構(gòu)；去除所述第二掩膜結(jié)構(gòu)，在所述第一掩膜結(jié)構(gòu)第一側(cè)的襯墊層上形成漏極接觸結(jié)構(gòu)，在所述第一掩膜結(jié)構(gòu)第二側(cè)的第一半導(dǎo)體層上形成源極接觸結(jié)構(gòu)。

【技術(shù)特征摘要】
1.一種具有不對稱結(jié)構(gòu)的晶體管的形成方法，其特征在于，包括：提供基底，所述基底上具有第一半導(dǎo)體層和位于所述第一半導(dǎo)體層上的第二半導(dǎo)體層；形成覆蓋部分所述第二半導(dǎo)體層的第一掩膜結(jié)構(gòu)，在所述第一掩膜結(jié)構(gòu)的第一側(cè)形成第二掩膜結(jié)構(gòu)；對所述第一掩膜結(jié)構(gòu)和所述第二掩膜結(jié)構(gòu)暴露出的第二半導(dǎo)體層進(jìn)行刻蝕，直至暴露出所述第一半導(dǎo)體層的表面，剩余的第二半導(dǎo)體層構(gòu)成襯墊層；在所述第一掩膜結(jié)構(gòu)的與所述第一側(cè)相對的第二側(cè)形成側(cè)墻結(jié)構(gòu)；去除所述第二掩膜結(jié)構(gòu)，在所述第一掩膜結(jié)構(gòu)第一側(cè)的襯墊層上形成漏極接觸結(jié)構(gòu)，在所述第一掩膜結(jié)構(gòu)第二側(cè)的第一半導(dǎo)體層上形成源極接觸結(jié)構(gòu)。2.如權(quán)利要求1所述的具有不對稱結(jié)構(gòu)的晶體管的形成方法，其特征在于，還包括：去除所述第一掩膜結(jié)構(gòu)和所述側(cè)墻結(jié)構(gòu)，在所述源極接觸結(jié)構(gòu)和漏極接觸結(jié)構(gòu)中間形成凹槽，所述凹槽暴露出部分所述第一半導(dǎo)體層和部分所述襯墊層；形成覆蓋所述凹槽底部和側(cè)壁的柵介質(zhì)層；在所述柵介質(zhì)層上形成填充所述凹槽的柵電極層。3.如權(quán)利要求2所述的具有不對稱結(jié)構(gòu)的晶體管的形成方法，其特征在于，還包括：在去除所述第一掩膜結(jié)構(gòu)和所述側(cè)墻結(jié)構(gòu)后，對所述凹槽暴露出的襯墊層進(jìn)行刻蝕，使所述凹槽暴露出的襯墊層...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：張海洋，
申請(專利權(quán))人：中芯國際集成電路制造上海有限公司，中芯國際集成電路制造北京有限公司，
類型：發(fā)明
國別省市：上海,31