一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管及其制造方法技術(shù)

本發(fā)明專利技術(shù)涉及一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管及其制造方法，本發(fā)明專利技術(shù)的晶體管的結(jié)構(gòu)自下而上依次包括襯底、緩沖層、勢壘層、鈍化層；所述勢壘層上方的一端設(shè)有源極和另一端設(shè)有漏極；位于源極和漏極之間的勢壘層的上方設(shè)有鈍化層，所述鈍化層中設(shè)有凹槽，其特征在于，還包括GaN基三維鰭片和柵極，所述GaN基三維鰭片的側(cè)墻設(shè)有絕緣介質(zhì)；所述柵極的一部分覆蓋在凹槽內(nèi)的勢壘層上，形成肖特基接觸；所述柵極的另一部分覆蓋在GaN基三維鰭片的側(cè)墻的絕緣介質(zhì)上，形成絕緣柵結(jié)構(gòu)。本發(fā)明專利技術(shù)的GaN基三維鰭式器件具有柵漏電小，輸出電流高，柵控能力好、頻率特性高的優(yōu)點，可用于大功率微波功率器件。

GaN side wall insulated grid fin type high electron mobility transistor and manufacturing method thereof

The invention relates to a side wall GaN insulated gate fin high electron mobility transistor and its manufacturing method, bottom-up structure of the invention of the transistor comprises a substrate, a buffer layer, a barrier layer, a passivation layer; one end of the barrier layer is arranged above the source and the other end is provided with a drain located above the source and drain; the barrier layer between a passivation layer, the passivation layer is provided with a groove, which is characterized in that also includes GaN based 3D fin and gate, the side wall of the GaN based 3D fin is provided with an insulating medium; the gate part covered in grooves in the barrier layer, the formation of the Schottky contact; the gate of the other part is covered with an insulating dielectric in GaN based 3D fin side wall, forming an insulating gate structure. The GaN based three-dimensional fin type device has the advantages of small gate leakage, high output current, good grid control capability and high frequency characteristics, and can be used in high-power microwave power devices.

【技術(shù)實現(xiàn)步驟摘要】
一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管及其制造方法
本專利技術(shù)屬于半導(dǎo)體器件制備的
，特別是涉及一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管及其制造方法。技術(shù)背景第三代半導(dǎo)體GaN基高電子遷移率晶體管(HEMT)具有輸出功率密度大、寬禁帶、高飽和速度、高擊穿場強等優(yōu)點，已成為制造高頻、高效、大功率固態(tài)電子器件的主流技術(shù)，有力推動了無線基站、衛(wèi)星通信、醫(yī)療、雷達、綠色能源等領(lǐng)域的發(fā)展。通過縱向、橫向縮小器件尺寸，GaN平面器件的頻率不斷提升。然而由于勢壘層厚度的限制，進一步縮小柵長會導(dǎo)致柵靜電控制能力變?nèi)酰骷╇娫黾樱虦系佬?yīng)(SCEs)惡化，漏致勢壘降低效應(yīng)(DIBL)和亞閾值擺幅(SS)增大，制約器件頻率特性進一步提高。眾所周知，在Si基半導(dǎo)體體系中，為了抑制SCEs，人們提出了非平面三維柵FinFET結(jié)構(gòu)，相對于平面結(jié)構(gòu)，其表現(xiàn)出更佳的靜電控制能力，出色的SS、DIBL與關(guān)態(tài)漏電特性等。最近，這種先進的三維柵概念正在被移植到GaN器件中。2013年，KotaOhi等人對FinFET結(jié)構(gòu)的基本直流特性進行了研究，結(jié)果表明，由于三維非平面結(jié)構(gòu)更好的柵控能力，F(xiàn)inFET器件表現(xiàn)出更優(yōu)異的SS、更低的膝點電壓以及良好的電流穩(wěn)定性等優(yōu)點(參見文獻KotaOhietal.,CurrentStabilityinMulti-Mesa-ChannelAlGaN/GaNHEMTs,IEEETrans.ElectronDeviceLett.,vol.60,no.10,pp.2997-3004,2013)。然而，由于柵金屬直接與側(cè)壁二維電子氣溝道(2DEG)直接接觸，肖特基勢壘更低，加上干法刻蝕工藝不可避免地對側(cè)壁產(chǎn)生損傷，使得FinFET器件柵漏電增大，最大驅(qū)動?xùn)艍航档停罱K導(dǎo)致器件更低的驅(qū)動電流(參見文獻ShenghouLiuetal.,Enhancement-ModeOperationofNanochannelArray(NCA)AlGaN/GaNHEMTs,IEEEElectronDeviceLett.,vol.33,no.3,pp.354-356,2012)。盡管可以通過絕緣柵結(jié)構(gòu)(MIS)解決漏電問題，但是柵介質(zhì)同樣會覆蓋在勢壘層上部，使三維鰭片的頂部和兩側(cè)都形成MIS結(jié)構(gòu)，然而這樣增大了頂部柵極與溝道距離，使頂柵的控制能力大大降低，頻率特性退化，最終使FinFET結(jié)構(gòu)的優(yōu)勢難以完全發(fā)揮。中國專利申請公開了一種多溝道鰭式結(jié)構(gòu)的AlGaN/GaN高電子遷移率晶體管結(jié)構(gòu)和制作方法，主要解決現(xiàn)有多溝道器件柵控能力差及FinFET器件電流低的問題。該器件的結(jié)構(gòu)自下而上依次包括襯底(1)、第一層AlGaN/GaN異質(zhì)結(jié)(2)、SiN鈍化層(4)和源漏柵電極，源電極和漏電極分別位于SiN鈍化層兩側(cè)頂層AlGaN勢壘層上，其中：第一層AlGaN/GaN異質(zhì)結(jié)與SiN鈍化層之間設(shè)有GaN層和AlGaN勢壘層，形成第二層AlGaN/GaN異質(zhì)結(jié)(3)；柵電極覆蓋在第二層異質(zhì)結(jié)頂部和第一層及第二層異質(zhì)結(jié)的兩側(cè)壁。該器件柵控能力強，飽和電流大，亞閾特性好，可用于短柵長的低功耗低噪聲微波功率器件。中國專利申請公開了一種T柵N面GaN/AlGaN鰭式高電子遷移率晶體管，主要解決現(xiàn)有微波功率器件的最高振蕩頻率小，歐姆接觸電阻大，短溝道效應(yīng)嚴重的問題。該器件的結(jié)構(gòu)自下而上包括：襯底(1)、GaN緩沖層(2)、AlGaN勢壘層(3)、GaN溝道層(4)、柵介質(zhì)層(5)、鈍化層(6)和源、漏、柵電極，其中緩沖層和溝道層采用N面GaN材料；GaN溝道層和AlGaN勢壘層組成GaN/AlGaN異質(zhì)結(jié)；柵電極采用T型柵，且包裹在GaN/AlGaN異質(zhì)結(jié)的兩側(cè)和上方，形成三維立體柵結(jié)構(gòu)。該器件具有柵控能力好，歐姆接觸電阻小及最高振蕩頻率高的優(yōu)點，可用作小尺寸的微波功率器件。雖然上述兩個方案分別解決了GaN多溝道以及N面結(jié)構(gòu)柵控能力、輸出電流等問題，但還存在明顯不足：主要為采用傳統(tǒng)GaN基鰭式結(jié)構(gòu)，鰭片兩側(cè)柵極直接與側(cè)墻處2DEG接觸，如“N面GaN基鰭式高電子遷移率晶體管及制作方法”的圖1所示，這將產(chǎn)生兩方面不利影響，一是低的側(cè)柵肖特基勢壘高度，會導(dǎo)致大的柵漏電；二是肖特基接觸的側(cè)柵會引入大的寄生電容，降低器件頻率特性。如何克服現(xiàn)有技術(shù)所存在的不足已成為當(dāng)今半導(dǎo)體器件制備
中亟待解決的重點難題之一。
技術(shù)實現(xiàn)思路
本專利技術(shù)的目的是為克服現(xiàn)有技術(shù)所存在的不足而提供一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管及其制造方法，本專利技術(shù)能夠抑制側(cè)墻導(dǎo)致的柵漏電，提高器件最大驅(qū)動?xùn)艍号c最大輸出電流，并降低寄生電容，提升GaN鰭式器件頻率特性。根據(jù)本專利技術(shù)提出的一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管,該晶體管的結(jié)構(gòu)自下而上依次包括襯底、緩沖層、勢壘層、鈍化層；所述勢壘層上方的一端設(shè)有源極和另一端設(shè)有漏極；位于源極和漏極之間的勢壘層的上方設(shè)有鈍化層，所述鈍化層中設(shè)有凹槽，其特征在于，還包括GaN基三維鰭片和柵極，所述GaN基三維鰭片的側(cè)墻設(shè)有絕緣介質(zhì)；所述柵極的一部分覆蓋在凹槽內(nèi)的勢壘層上，形成肖特基接觸；所述柵極的另一部分覆蓋在GaN基三維鰭片的側(cè)墻的絕緣介質(zhì)上，形成絕緣柵結(jié)構(gòu)。其中，所述側(cè)墻的絕緣介質(zhì)的材質(zhì)包括SiN、SiO2、Al2O3、Ta2O5、HfO2、AlN中的一種。根據(jù)本專利技術(shù)提出的一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管的制備方法，包括如下具體步驟：1)在襯底上依次生長緩沖層和勢壘層；2)在所述勢壘層上光刻源漏圖形，并淀積源漏金屬，然后通過熱退火分別制作源極和漏極；3)在所述勢壘層沉積鈍化層；4)在所述鈍化層上制作有源區(qū)掩模，隨后采用刻蝕或離子注入等方式進行器件隔離，形成有源區(qū)；5)在所述鈍化層上定義GaN基三維鰭片掩模，采用RIE或ICP等刻蝕方式去除鈍化層，隨后干法刻蝕勢壘層和緩沖層，形成周期排列的GaN基三維鰭片；6)在所述鈍化層上制作柵腳掩模，隨后通過RIE或ICP等刻蝕方式去除GaN基三維鰭片上方的鈍化層，暴露出所述勢壘層；7)生長絕緣介質(zhì)并覆蓋在GaN基三維鰭片的勢壘層上方與GaN基三維鰭片的側(cè)壁以及圓片的其它位置；8)通過RIE或ICP等刻蝕方式去除GaN基三維鰭片側(cè)壁以外的絕緣介質(zhì)，形成側(cè)墻的絕緣介質(zhì)；9)在所述鈍化層上定義柵帽掩模，通過蒸發(fā)或濺射方式沉積柵金屬，剝離形成柵極；10)在所述鈍化層上定義互聯(lián)開孔區(qū)掩模，刻蝕形成互聯(lián)開孔；11)在所述鈍化層上定義互聯(lián)金屬區(qū)掩模，通過蒸發(fā)與剝離工藝形成互聯(lián)金屬。本專利技術(shù)的實現(xiàn)原理：本專利技術(shù)利用各項異性干法刻蝕，通過在GaN基三維鰭片側(cè)壁上形成MIS結(jié)構(gòu)，將側(cè)柵電極與2DEG進行隔離，以抑制鰭片側(cè)墻漏電，并降低寄生電容，而GaN基三維鰭片的頂部仍然保持肖特基結(jié)構(gòu)，維持高的柵控能力。本專利技術(shù)與現(xiàn)有技術(shù)相比其顯著優(yōu)點是：本專利技術(shù)抑制了GaN鰭式器件的側(cè)墻漏電，解決了GaN鰭式器件最大工作柵壓退化的問題，提高了最大驅(qū)動電流，并維持高的頂柵控制能力，降低了側(cè)墻引入的寄生電容，提高了最大工作頻率；同時，由于采用了三維鰭式結(jié)構(gòu)，柵控能力、短溝道效應(yīng)等特性較平面結(jié)構(gòu)有大幅提升。附圖說明圖1是本專利技術(shù)提出的一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管的三維立體結(jié)構(gòu)示意圖。圖2是圖1中虛線處的截本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管，該晶體管的結(jié)構(gòu)自下而上依次包括襯底(1)、緩沖層(2)、勢壘層(3)、鈍化層(6)；所述勢壘層(3)上方的一端設(shè)有源極(4)和另一端設(shè)有漏極(5)；位于源極(4)和漏極(5)之間的勢壘層(3)的上方設(shè)有鈍化層(6)，所述鈍化層(6)中設(shè)有凹槽，其特征在于，還包括GaN基三維鰭片和柵極(8)，所述GaN基三維鰭片的側(cè)墻設(shè)有絕緣介質(zhì)(7)；所述柵極(8)的一部分覆蓋在凹槽下的勢壘層(3)上，形成肖特基接觸；所述柵極(8)的另一部分覆蓋在GaN基三維鰭片的側(cè)墻的絕緣介質(zhì)(7)上，形成絕緣柵結(jié)構(gòu)。

【技術(shù)特征摘要】
1.一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管，該晶體管的結(jié)構(gòu)自下而上依次包括襯底(1)、緩沖層(2)、勢壘層(3)、鈍化層(6)；所述勢壘層(3)上方的一端設(shè)有源極(4)和另一端設(shè)有漏極(5)；位于源極(4)和漏極(5)之間的勢壘層(3)的上方設(shè)有鈍化層(6)，所述鈍化層(6)中設(shè)有凹槽，其特征在于，還包括GaN基三維鰭片和柵極(8)，所述GaN基三維鰭片的側(cè)墻設(shè)有絕緣介質(zhì)(7)；所述柵極(8)的一部分覆蓋在凹槽下的勢壘層(3)上，形成肖特基接觸；所述柵極(8)的另一部分覆蓋在GaN基三維鰭片的側(cè)墻的絕緣介質(zhì)(7)上，形成絕緣柵結(jié)構(gòu)。2.根據(jù)權(quán)利要求1所述的一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管，其特征在于，所述的側(cè)墻的絕緣介質(zhì)(7)的材質(zhì)包括SiN、SiO2、Al2O3、Ta2O5、HfO2、AlN中的一種。3.根據(jù)權(quán)利要求1所述的一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管的制造方法，其特征在于，包括如下具體步驟：1)在襯底(1)上依次生長緩沖層(2)和勢壘層(3)；2)在所述勢壘層(3)上光刻源漏圖形，并淀積源漏金屬，然后通過熱退火分別制作源極(4)和漏極(5)；3)在所述勢壘層(3)沉積鈍化層(6)；4)在所述鈍化層(6)上制作有源區(qū)掩模，隨后采用刻蝕或離子注入方式進行器件隔離，形成有源區(qū)；5)在所述鈍化層(6)上定義GaN基三維鰭片掩模，采用RIE或ICP刻蝕方式去除鈍化層(6)，隨后干法刻蝕勢壘層(3)和緩沖層(2)，形成周期排列的GaN基三維鰭片；6)在所述鈍化層(6)上制作柵腳掩模，隨后通過RIE或ICP刻蝕方式去除GaN基三維鰭片上方的鈍化層(6)，暴露出所述勢壘層(3)；7)生長絕緣介質(zhì)并覆蓋在GaN基三維鰭片的勢壘層(3)上方與GaN基三維鰭片的側(cè)壁以及圓片的其它位置；8)通過RIE或ICP刻蝕方式去除GaN基三維鰭片側(cè)壁以外的絕緣介質(zhì)，形成側(cè)墻的絕緣介質(zhì)(7)；9)在所述鈍化層(6)上定義柵帽掩模，通過蒸發(fā)或濺射方式沉積柵金屬，剝離形成柵極(8)；10)在所述鈍化層(6)上定義互聯(lián)開孔區(qū)掩模，刻蝕形成互...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：張凱，孔月嬋，孔岑，陳堂勝，
申請(專利權(quán))人：中國電子科技集團公司第五十五研究所，
類型：發(fā)明
國別省市：江蘇,32