屏蔽插入機構及具有集成的電磁屏蔽物的半導體封裝制造技術

本實用新型專利技術涉及屏蔽插入機構及具有集成的電磁屏蔽物的半導體封裝。在本實用新型專利技術中公開了位于頂部有源管芯與底部有源管芯之間用于屏蔽所述有源管芯避免電磁噪聲的屏蔽插入機構的多種實施方式。一種實施方式包括插入機構介質層、所述插入機構介質層內的硅通孔（TSV）、以及電磁屏蔽物。TSV將電磁屏蔽物連接到第一固定電位上。所述電磁屏蔽物可以包括側向延伸橫過屏蔽插入機構的導電層格柵。所述屏蔽插入機構還可以包括連接到另一固定電位上的另一個電磁屏蔽物。本實用新型專利技術還公開了具有集成的電磁屏蔽物的半導體封裝。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術總體涉及半導體領域，具體涉及用于屏蔽有源管芯避免電磁噪聲的屏蔽插入機構及具有集成的電磁屏蔽物的半導體封裝。
技術介紹
對于減小半導體封裝尺寸同時增強功能性存在日益增長的需要。這種需要典型地導致半導體封裝設計成容納多于一個半導體管芯，其中每個管芯都可以是包含眾多晶體管以及多層互連的復合管芯。在運行期間，所述復合管芯產生流過管芯上多個互連的大量瞬態電流。大量的瞬態電流以及伴隨的瞬態電壓進而導致由每個管芯產生的大量的電磁噪聲。由于高級封裝包括緊密接近的多個管芯，來自一個管芯的電磁噪聲對封裝內其他管芯會具有非常不希望的影響。更具體地，由一個管芯產生的電磁噪聲典型地在所述封裝內其他管芯中誘導不希望的噪聲電流以及噪聲電壓。由于半導體封裝尺寸減小，以及鄰近管芯之間分隔減小，以及當將多于兩個管芯封裝在同一個封裝內時，加劇了誘導不希望噪聲的問題。此外，每個半導體封裝可能暴露于來自系統中其他部件(例如其他有噪聲的半導體封裝)的外部電磁噪聲。減少電磁噪聲的影響是高級封裝設計的重要目標。
技術實現思路
本技術是針對具有集成的電磁屏蔽物的半導體封裝，基本上如在至少一個附圖中所示和/或與其相結合進行說明，更全面地如在以下對本申請的描述中提出的。本技術的一方面，提供一種位于頂部有源管芯與底部有源管芯之間用于屏蔽所述頂部有源管芯以及所述底部有源管芯避免電磁噪聲的屏蔽插入機構，所述屏蔽插入機構包括插入機構介質層；所述插入機構介質層內的硅通孔(TSV);通過所述TSV連接到固定電位上的電磁屏蔽物。優選地，本申請的插入機構介質層，其中所述電磁屏蔽物包括導電層格柵。優選地，本申請的插入機構介質層，其中所述電磁屏蔽物全部地布置在所述插入機構介質層內。優選地，本申請的插入機構介質層，其中所述電磁屏蔽物部分地布置在所述插入機構介質層內。優選地，本申請的插入機構介質層，其中所述固定電位是接地電位。優選地，本申請的插入機構介質層，其中所述固定電位是Vdd電位。優選地，本申請的插入機構介質層，進一步包括連接到另外的固定電位上的另外的電磁屏蔽物。優選地，本申請的插入機構介質層， 其中所述另外的電磁屏蔽物至少部分地重疊所述電磁屏蔽物。優選地,本申請的插入機構介質層,其中所述固定電位是Vdd電位,而所述另外的固定電位是接地電位。本技術另一方面，提供一種半導體封裝，包括底部有源管芯；位于所述底部有源管芯之上的屏蔽插入機構；位于所述屏蔽插入機構之上的頂部有源管芯，所述屏蔽插入機構用于屏蔽所述頂部有源管芯以及所述底部有源管芯避免電磁噪聲；所述屏蔽插入機構具有插入機構介質層、所述插入機構介質層內的娃通孔(TSV)、以及通過所述TSV連接到固定電位上的電磁屏蔽物。優選地，本申請的半導體封裝，其中所述屏蔽插入機構側向地延伸超過所述底部有源管芯以及所述頂部有源管芯。優選地，本申請的半導體封裝，其中所述屏蔽插入機構的一部分側向地延伸超過所述底部有源管芯以及所述頂部有源管芯，所述TSV位于所述屏蔽插入機構的所述部分內；所述屏蔽插入機構進一步包括位于所述屏蔽插入機構的所述部分底部表面上的焊料凸起，所述焊料凸起連接到所述TSV上。優選地，本申請的半導體封裝，其中所述電磁屏蔽物包括導電層格柵。優選地，本申請的半導體封裝，其中所述電磁屏蔽物全部地布置在所述插入機構介質層內。 優選地，本申請的半導體封裝，其中所述固定電位是接地電位或Vdd電位。本技術的又一方面，提供一種半導體封裝，包括底部有源管芯；位于所述底部有源管芯之上的屏蔽插入機構；位于所述屏蔽插入機構之上的頂部有源管芯，所述屏蔽插入機構用于屏蔽所述頂部有源管芯以及所述底部有源管芯避免電磁噪聲；所述屏蔽插入機構具有通過線焊連接到固定電位上的電磁屏蔽物。優選地，本申請的半導體封裝，其中所述屏蔽插入機構的一部分側向地延伸超過所述底部有源管芯以及所述頂部有源管芯；所述屏蔽插入機構進一步包括位于所述屏蔽插入機構的所述部分頂部表面上的外周墊，所述外周墊連接到所述電磁屏蔽物上，并且所述線焊連接到所述外周墊上。優選地，本申請的半導體封裝，其中所述電磁屏蔽物包括導電層格柵。優選地，本申請的半導體封裝，其中所述屏蔽插入機構進一步包括插入機構介質層，所述電磁屏蔽物全部地布置在所述插入機構介質層內。優選地，本申請的半導體封裝，其中所述固定電位是接地電位或Vdd電位。附圖說明圖1顯示了具有堆疊在底部有源管芯上的頂部有源管芯的半導體封裝的一個實施方式的橫截面視圖。圖2顯示了具有堆疊在屏蔽插入機構上，進一步地堆疊在底部有源管芯上的頂部有源管芯的半導體封裝的一個實施方式的橫截面視圖。圖3A顯示了屏蔽插入機構的一個實施方式的橫截面視圖。圖3B顯示了圖3A中所示的屏蔽插入機構的俯視圖。圖4顯示了包括具有焊料凸起的屏蔽插入機構的半導體封裝的一個實施方式的橫截面視圖。圖5顯示了包括具有線焊的屏蔽插入機構的半導體封裝的一個實施方式的橫截面視圖。具體實施方式下面的說明包含有關本技術實施方式的具體信息。本領域技術人員應當理解的是本技術能夠以與在此具體討論不同的方式實施。本申請的附圖以及它們伴隨的詳細說明僅針對示例性實施方式。除非另有說明，這些圖中類似或對應的元件可以通過類似或對應的參考號進行表示。此外，本申請中的附圖和說明通常不是按照比例的，并且不旨在對應于實際相關尺寸。圖1表示使用已知技術制造的半導體封裝的一個實例的橫截面視圖。如圖1中所示，半導體封裝100包括頂部有源管芯110以及底部有源管芯130。頂部有源管芯110包括位于基板118上的介質層116。頂部有源管芯110包括晶體管112，它們是通過互連114相互連接的眾多晶體管的實例。如圖1中可見，互連114可以部分地布置在介質層116內。互連114可以進一步將晶體管112連接到硅通孔(TSV) 120上。TSV120可以延伸完全通過介質層116以及基板118 (如圖1中所示)。雖然圖1說明了具有4個TSV120的頂部有源管芯110，在其他實施方式中，頂部有源管芯110可以包括不同數量的TSV120。另外，頂部有源管芯110還可以包 括微凸起(microbump) 122,在這個實施方式中這些微凸起連接到TSV120 上。底部有源管芯130包括位于基板138上的介質層136。底部有源管芯130包括通過互連134相互連接的晶體管132。如圖1中可見，互連134可以部分地布置在介質層136內。互連134可以進一步將晶體管132連接到TSV140上。TSV140可以延伸完全通過介質層136以及基板138 (如圖1中所示)。雖然圖1說明了具有4個TSV140的底部有源管芯130，在其他實施方式中，底部有源管芯130可以包括不同數量的TSV140。另外，底部有源管芯130還可以包括可以連接到TSV140上的微凸起142。此外，微凸起142將頂部有源管芯110連接到底部有源管芯130上。微凸起142能夠以電方式以及機械方式將TSV120連接到TSV140上。在圖1中，頂部有源管芯110和底部有源管芯130具有類似的尺寸和復雜度。然而，在其他實施方式中，頂部有源管芯110和底部有源管芯130可以不相似。此外，在其他實施方式中，為了討論簡潔的目的，半導體封裝100可以包括圖1中未顯示的本文檔來自技高網...

【技術保護點】
一種位于頂部有源管芯與底部有源管芯之間用于屏蔽所述頂部有源管芯以及所述底部有源管芯避免電磁噪聲的屏蔽插入機構，所述屏蔽插入機構包括：插入機構介質層；所述插入機構介質層內的硅通孔TSV；通過所述TSV連接到固定電位上的電磁屏蔽物。

【技術特征摘要】
2012.02.27 US 13/405,7211.一種位于頂部有源管芯與底部有源管芯之間用于屏蔽所述頂部有源管芯以及所述底部有源管芯避免電磁噪聲的屏蔽插入機構，所述屏 蔽插入機構包括 插入機構介質層； 所述插入機構介質層內的娃通孔TSV ； 通過所述TSV連接到固定電位上的電磁屏蔽物。2.根據權利要求1所述的屏蔽插入機構，其中所述電磁屏蔽物包括導電層格柵。3.根據權利要求1所述的屏蔽插入機構，其中所述電磁屏蔽物全部地布置在所述插入機構介質層內。4.根據權利要求1所述的屏蔽插入機構，其中所述電磁屏蔽物部分地布置在所述插入機構介質層內。5.根據權利要求1所述的屏蔽插入機構，進一步包括連接到另外的固定電位的另外的電磁屏蔽物，其中所述另外的電磁屏蔽物至少部分地重疊所述電磁屏蔽物。6.一種半導體封裝，包括 底部有源管芯； 位于所述底部有源管芯之上的屏蔽插入機構； 位于所述屏蔽插入機構之上的頂部有源管芯，所述屏蔽插入機構用于屏蔽所述頂部有源管芯以及所述底部有源管芯避免電磁噪聲； 所述屏蔽插入機構具有插入機構介質層、所述插入...

【專利技術屬性】
技術研發人員：桑帕施·K·V·卡里卡蘭，胡坤忠，趙子群，雷佐爾·拉赫曼·卡恩，彼得·沃倫坎普，陳向東，
申請(專利權)人：美國博通公司，
類型：實用新型
國別省市：