本發明專利技術提供一種平面單片式高電壓集成電路，包含具有一高電壓擴散連接的功率場效應晶體管和/或雙極功率晶體管。該高電壓集成電路還包含幾種類型的高電壓、低電流場效應晶體管，例如耗盡型晶體管和/或增強型晶體管，和/或高電壓-低電流雙極晶體管。所述高電壓-低電流晶體管以不同的結合方式通過共享他們的高電壓擴散連接集成于所述高電壓-高電流晶體管或功率晶體管結構中，其在減小芯片面積的同時也增強了設計的通用性。隔離擴散結構和掩埋擴散結構提供較高的工作電壓和/或增強的耗盡型場效應晶體管關斷。高電壓-低電流絕緣柵場效應晶體管的體區和/或雙極晶體管的基區與接地隔離擴散區或者隔離、或者連接，進一步改善了設計通用性。??
【技術實現步驟摘要】
本專利技術涉及集成電路，更具體而言，本申請涉及一種具有功率場效應晶體管和/或雙極功率晶體管的平面單片式高電壓集成電路，所述功率場效應晶體管和/或雙極功率晶體管具有高電壓擴散連接。
技術介紹
在一些應用中，高電壓集成電路在單一整片的集成模塊上，典型地既包含高電壓 晶體管也包含低電壓晶體管。高電壓晶體管為承受所施加的大電壓而具有比低電壓晶體管大的尺寸，這適用于所有高電壓晶體管，無論其傳輸高電流還是傳輸低電流，否則，高電壓晶體管可能會有問題，例如結擊穿或材料擊穿，其導致集成電路中產生不可控電流。該不可控電流可能導致較差的可靠性、甚至致命故障。由于包含多個、大型(large)高電壓晶體管而導致的較大芯片面積會產生較高的芯片成本和較低的良率。高電壓-低電流晶體管，盡管寬度比高電壓-高電流晶體管(有時稱為功率晶體管)小，但如果像傳統的獨立晶體管一樣設計，仍然會因為高電壓擴散需要的尺寸而占用相對大的芯片面積。因此，在集成電路中，高電壓晶體管通常會比低電壓晶體管少，甚至有時只有一個高電壓晶體管。在這些應用的一些子類(sub-group)中，高電壓會分別利用開集或開漏的結構、通過高電壓-高電流雙極晶體管或高電壓-高電流場效應晶體管施加于芯片中。這樣，高電壓便可以被隔離于高電壓-高電流晶體管中的、特別大面積的擴散結構。低電壓可以通過附加的外部電源供給芯片。更期望地，為降低整個系統的成本和復雜性，供給芯片所需的低電壓可以通過在片上、可調的低電壓電源電路，從單一的外部高電壓電源，經過功率晶體管，提供整個集成電路的功率。該片上、可調的低電壓電源的功能(capabilities)取決于除具有聞電壓_聞電流的功率晶體管之外，還具有聞電壓_低電流的晶體管的電路。在諸如傳統的高電壓集成電路中，提供片上、可調的低電壓電源，其既需要高電壓-高電流的晶體管，也需要高電壓-低電流的晶體管，其代價是導致相對大的芯片面積、相對大的成本，和低良率。因此，需要新的高電壓集成電路，其占用較小的芯片面積但能使電路具有多個聞電壓晶體管。
技術實現思路
本專利技術的目的在于提供一種具有功率場效應晶體管和/或雙極功率晶體管的平面單片式高電壓集成電路，所述功率場效應晶體管和/或雙極功率晶體管具有高電壓擴散連接，以在減小芯片面積的同時也增強設計的通用性。根據本專利技術的一實施例，提供一平面的、單片的、包含形成在一第二導電類型的半導體襯底上的一第一導電類型的半導體區的高電壓集成電路。該半導體區與所述半導體襯底形成一 p-n結。該集成電路在該半導體區上進一步包含所述第一導電類型的一第一擴散區。該半導體區在該第一擴散區和半導體襯底間垂直延伸。所述平面的、單片的高電壓集成電路進一步包含一第一場效應晶體管，其包含第一柵極和位于所述半導體區上方并且位于所述第一柵極和所述半導體區之間的第一柵極介電層。該第一柵極介電層具有一第一邊界和一第二邊界。第一場效應晶體管在該半導體區上還包含所述第二導電類型的一第一體區。該第一體區(i)與部分該第一柵極介電層在第一柵極介電層的第一邊界上重疊，(ii)與所述半導體區形成一 P-n結，以及(iii)在該第一柵極介電層下方具有邊界。所述第一場效應晶體管在第一體區中還包含所述第一導電類型的一第二擴散區，該第二擴散區(i)在所述第一柵極介電層的第一邊界與部分所述第一柵極介電層重疊，(ii)與所述第一體區形成一 P-n結，以及(iii)在該第一柵極介電層下具有邊界。所述第一柵極與第二擴散區重疊的部分要少于該第一柵極與所述第一體區重疊的部分。一第一溝道形成于第一柵極介電層下方的第一體區中，并且形成與第二擴散區的邊界與第一體區的邊界之間。第一柵極介電層在第一柵極介電層的第二邊界與所述半導體區重合。所述第一溝道區和所述第一擴散區之間的所述半導體區的一部分是一漂移區。第一擴散區與所述第一溝道區保持橫向間距并被設置為接受高電壓。所述平面的、單片的高電壓集成電路還包含一第二場效應晶體管，其包含一第二柵極和一第二柵極介電層，該第二場效應晶體管設置于所述第二柵極和所述半導體區之間 并且在所述半導體區上方。該第二柵極介電層具有一第一邊界和一第二邊界。所述第二場效應晶體管在所述半導體區上方還包含所述第一導電類型的一第三擴散區。該第三擴散區靠近所述第二柵極介電層的第一邊界。所述第二柵極介電層(i)側置于第一擴散區和第三擴散區之間，(ii)在所述第二場效應晶體管的一第二溝道上方，以及(iii)在第二柵極介電層的第二邊界與所述半導體區重疊。所述半導體區位于第二溝道區和第一擴散區之間的部分是一漂移區。該第一擴散區與第二溝道區保持橫向間距并被設置為接受高電壓。根據一個具體的實施例，所述第二場效應晶體管在所述半導體區上中包含所述第二導電類型的一第四擴散區。該第四擴散區(i)與所述半導體區形成一 P-n結，(ii)在第二柵極介電層的第一邊界與部分第二柵極介電層重疊，以及(iii)側置于第二柵極介電層和第三擴散區之間。位于所述第四擴散區和襯底之間的部分半導體區是一第三溝道區。所述第四擴散區與所述第三擴散區保持橫向間距并被構置為接受一比高電壓小的工作電壓。如果施加工作電壓，該第二場效應晶體管的該第三溝道區會適于耗盡。根據另一具體的實施例，所述第二場效應晶體管在所述半導體區上還包含所述第二導電類型的一第二體區。該第二體區(i)在第二柵極介電層的第一邊界與部分第二柵極介電層重疊，(ii)與所述半導體區形成一 p-n結，以及(iii)在第二柵極介電層下方具有一邊界。該第三擴散區(i )是在所述第二體區中，(ii )在第二柵極介電層的第一邊界與部分第二柵極介電層重疊，(iii)與第二體區形成一 P-n結，以及(iv)在第二柵極介電層下方具有一邊界。所述第二柵極介電層與第三擴散區重疊的部分要少于該第二柵極介電層與第二體區重疊的部分。所述第二場效應晶體管的所述第二溝道區是在第二柵極介電層下方、并且位于第三擴散區的邊界和第二體區的邊界之間。根據又一具體實施例，所述平面的、單片的高電壓集成電路在所述半導體襯底上還包含一第一導電類型的一延伸擴散區。該延伸擴散區與所述半導體襯底形成一 P-n結，并具有比第一擴散區的橫向延伸更寬的一橫向延伸。根據又一具體實施例，所述平面的、單片的高電壓集成電路在半導體襯底上還包含所述第二導電類型的一掩埋擴散區。該掩埋擴散區與所述半導體區形成一 P-n結。該掩埋擴散區的摻雜濃度高于所述半導體襯底的摻雜濃度。該集成電路在所述半導體區中還包含所述第二導電類型的一隔離擴散區，并且該隔離擴散區從所述半導體區的上表面延伸進入所述掩埋擴散區。該隔離擴散區與所述半導體區形成一 P-n結。該掩埋擴散區和該隔離擴散區形成一橫向環形帶，該橫向環形帶將第一場效應晶體管、第二場效應晶體管和第一擴散區同在該集成電路上的其它裝置隔離開來。根據再一實施例，第四擴散區電耦合至所述第二柵極。根據又一實施例，所述平面的、單片的高電壓集成電路在第二場效應晶體管下方的半導體襯底中還包含所述第一導電類型的一掩埋擴散區。該掩埋擴散區與所述半導體襯底形成一 P-n結，并且該掩埋擴散區的摻雜濃度高于所述半導體區的摻雜濃度。根據再一實施例，所述隔離區與所述第一場效應晶體管的所述第一體區重疊。根據又一實施例，所述第一場效應晶體管的本文檔來自技高網...
【技術保護點】
一種平面單片式高電壓集成電路包含：在一第二導電類型的一半導體襯底上的一第一導電類型的一半導體區，該半導體區與所述半導體襯底形成一p?n結；在所述半導體區中的所述第一導電類型的一第一擴散區，所述半導體區在所述第一擴散區和所述半導體襯底之間垂直延伸；一第一場效應晶體管包含：????一第一柵極；????位于所述半導體區上方并且位于所述第一柵極和所述半導體區之間的一第一柵極介電層，該第一柵極介電層具有一第一邊界和一第二邊界；????在所述半導體區中的所述第二導電類型的一第一體區，其中第一體區：????????在第一柵極介電層的第一邊界與部分第一柵極介電層重疊；????????與所述半導體區形成一p?n結；以及????????在所述第一柵極介電層下方具有一邊界；以及????在所述第一體區中的所述第一導電類型的一第二擴散區，其中該第二擴散區：??????????在第一柵極介電層的第一邊界與部分第一柵極介電層重疊；????????與所述第一體區形成一p?n結；以及????????在所述第一柵極介電層下方具有一邊界；其中：????????????所述第一柵極與所述第二擴散區重疊的部分要少于該第一柵極與所述第一體區重疊的部分；????????????位于所述第一柵極介電層下方并且位于所述第二擴散區的邊界和所述第一體區的邊界之間的第一體區是一第一溝道區；????第一柵極介電層在第一柵極介電層的第二邊界與所述半導體區重疊；????所述第一溝道區和所述第一擴散區之間的部分所述半導體區是一漂移區；以及????????????第一擴散區與所述第一溝道區保持橫向間距，并被構置為接受一高電壓；一第二場效應晶體管包含：??????一第二柵極；??????位于所述半導體區上方且位于所述第二柵極和所述半導體區之間的一第二柵極介電層，該第二柵極介電層具有一第一邊界和一第二邊界；以及??????在所述半導體區中的所述第一導電類型的一第三擴散區，其中，該第三擴散區靠近所述第二柵極介電層的所述第一邊界，其中所述第二柵極介電層：???????側置于所述第一擴散區和第三擴散區之間；???????位于所述第二場效應晶體管的一第二溝道區上方；以及???????在所述第二柵極介電層的第二邊界與所述半導體區重疊；其中???????所述第二溝道區和所述第一擴散區之間的部分半導體區是一漂移區，以及???????所述第一擴散區與所述第二溝道區保持橫向間距，并且被構置為接受所述高電壓。...
【技術特征摘要】
...
【專利技術屬性】
技術研發人員：龐納斯·喬，
申請(專利權)人：普緣芯半導體科技上海有限公司，普緣芯半導體科技有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。