本公開的實(shí)施例涉及去耦電容器電路系統(tǒng)。提供了具有去耦電容器電路系統(tǒng)的集成電路。該去耦電容器電路系統(tǒng)可以包括符合密度準(zhǔn)則的結(jié)構(gòu)。符合密度準(zhǔn)則的結(jié)構(gòu)可以被聯(lián)接至由電源線驅(qū)動(dòng)的金屬路徑。以此方式聯(lián)接符合密度準(zhǔn)則的虛設(shè)結(jié)構(gòu)可以增加去耦電容器電路系統(tǒng)的每單位面積的電容。以此方式聯(lián)接符合密度準(zhǔn)則的虛設(shè)結(jié)構(gòu)可以屏蔽去耦電容器以免受附近噪聲信號(hào)源的影響。
【技術(shù)實(shí)現(xiàn)步驟摘要】
去輔電容器電路系統(tǒng)相關(guān)串請的交叉引用本申請要求2011年7月I日提交的美國專利申請No. 13/175，724的優(yōu)先權(quán)，在此通過引用整體并入該申請。
本公開總體涉及集成電路，并且更具體而言，涉及具有去耦電容器的集成電路。
技術(shù)介紹
去耦電容器經(jīng)常用于幫助提供更為穩(wěn)定的電源電壓給集成電路上的電路系統(tǒng)。去耦電容器將直流(DC)電源線上的高頻噪聲旁路至接地電源線，從而防止噪聲到達(dá)被加電的電路部件。在需要電源在各種操作模式之間切換的情形中，充足的去耦電容可以用作減小模式切換事件期間電源電壓中的非期望驟降的幅度的能量儲(chǔ)備。集成電路設(shè)計(jì)中的發(fā)展要求電源供應(yīng)穩(wěn)定的功率以供集成電路以高數(shù)據(jù)速率和時(shí)鐘速度操作。這要求增加每單位集成電路面積的去耦電容的量。大的去耦電容會(huì)占用集成電路上的過多的寶貴表面面積。為了滿足現(xiàn)代工藝的嚴(yán)格的多晶硅密度要求，每個(gè)去耦電容器包括緊鄰其多晶硅柵極的虛設(shè)多晶硅結(jié)構(gòu)。多晶硅柵極連接至電源線，而虛設(shè)多晶硅結(jié)構(gòu)與操作的電路系統(tǒng)電學(xué)斷開(即，虛設(shè)多晶硅結(jié)構(gòu)并非被有源驅(qū)動(dòng)至任何特定電壓電平)。包括在該布置中形成的多個(gè)去耦電容器陣列塊的集成電路可以具有由去耦電容器電路系統(tǒng)占據(jù)的可用裸片空間的大部分。
技術(shù)實(shí)現(xiàn)思路
集成電路可以包括去耦電容器電路系統(tǒng)(有時(shí)稱為“decap”電路系統(tǒng))。去耦電容器電路系統(tǒng)可以用于減少在電源線上存在的電源噪聲的量。去耦電容器電路系統(tǒng)可以形成有虛設(shè)多晶硅結(jié)構(gòu)以滿足工藝密度要求。虛設(shè)多晶硅結(jié)構(gòu)可以用于增加每個(gè)去耦電容器的電容?？梢园慈ヱ铍娙萜鞯姆纸M(有時(shí)稱為塊)來組織去耦電容器。每個(gè)塊中的去耦電容器可以布置為具有多個(gè)行和列的去耦電容器的陣列。去耦電容器塊可以具有不同的大小和形狀，并且可以表現(xiàn)出不同的電容值。集成電路中的每個(gè)去耦電容器可以具有源極-漏極區(qū)、導(dǎo)電柵極結(jié)構(gòu)和相關(guān)聯(lián)的虛設(shè)結(jié)構(gòu)。柵極結(jié)構(gòu)可以連接至第一電源端子。第一電源端子可以被偏置到正電源電壓或接地電源電壓。源極-漏極區(qū)中的至少一個(gè)可以耦合至第二電源端子。第二電源端子可以被偏置到正電源電壓或接地電源電壓。相關(guān)聯(lián)的虛設(shè)結(jié)構(gòu)可以形成為與導(dǎo)電柵極結(jié)構(gòu)相鄰且平行，使得每個(gè)源極-漏極區(qū)介于柵極和至少一個(gè)虛設(shè)結(jié)構(gòu)之間。虛設(shè)多晶硅結(jié)構(gòu)的大小和形狀可以變化?？梢酝ㄟ^金屬、多晶硅或其他導(dǎo)電材料形成導(dǎo)電柵極結(jié)構(gòu)和虛設(shè)結(jié)構(gòu)。虛設(shè)結(jié)構(gòu)中的一些或全部可以耦合至第二電源端子。虛設(shè)多晶硅結(jié)構(gòu)中的一些或全部可以耦合至源極-漏極區(qū)中的至少一個(gè)。以此方式布置，耦合至第二電源端子的虛設(shè)多晶硅結(jié)構(gòu)可以用于增加該去耦電容器的電容(例如在柵極結(jié)構(gòu)和耦合到電源端子的相關(guān)聯(lián)的虛設(shè)結(jié)構(gòu)之間可以形成并聯(lián)電容)。單獨(dú)的虛設(shè)結(jié)構(gòu)還可以提供對每個(gè)去耦電容器的屏蔽，使得每個(gè)去耦電容器與干擾、耦合機(jī)制和其他非期望的噪聲源隔離。本專利技術(shù)的又一些特征及其本質(zhì)和各種優(yōu)勢將通過所附附圖和下面的具體描述變得更為明顯。附圖說明圖1是根據(jù)本專利技術(shù)的一個(gè)實(shí)施例的具有去耦電容器電路系統(tǒng)的示例性集成電路的頂部布局圖。圖2是根據(jù)本專利技術(shù)的一個(gè)實(shí)施例的具有符合密度準(zhǔn)則(density-compliance)的結(jié)構(gòu)的去稱電容器的頂部布局圖。圖3至圖6是示出根據(jù)本專利技術(shù)的一個(gè)實(shí)施例的去耦電容器的頂部布局圖。圖7是根據(jù)本專利技術(shù)的一個(gè)實(shí)施例的示例性去耦電容器的截面?zhèn)纫晥D。圖8是示出與根據(jù)本專利技術(shù)的一個(gè)實(shí)施例的去耦電容器相鄰形成的晶體管的圖。圖9是根據(jù)本專利技術(shù)的一個(gè)實(shí)施例的圖8的截面?zhèn)纫晥D。圖10是根據(jù)本專利技術(shù)的一個(gè)實(shí)施例的不出與圖8和圖9的電路系統(tǒng)相關(guān)聯(lián)的寄生電容的示意圖。具體實(shí)施例方式本專利技術(shù)的一些實(shí)施例涉及具有去耦電容器電路系統(tǒng)的集成電路。集成電路包括使用外部電源供電的片上電路系統(tǒng)。外部電源可以用于使用電源電壓對集成電路供電。一般期望將電源電壓維持在恒定電壓電平。從電源汲取的功率的量在集成電路的正常操作期間可以變化。為了適應(yīng)這類改變的功率需求同時(shí)維持恒定電源電壓電平，集成電路可以包括去耦電容器電路系統(tǒng)。去耦電容器電路系統(tǒng)可以用作提供瞬態(tài)電流汲取的本地能量存儲(chǔ)儲(chǔ)備。使用去耦電容器電路系統(tǒng)提供電流可以減少電源噪聲。圖1顯示了包括諸如數(shù)字/模擬電路系統(tǒng)和控制電路系統(tǒng)4之類的內(nèi)部電路系統(tǒng)的集成電路。集成電路10可以包括存儲(chǔ)器芯片、數(shù)字信號(hào)處理電路、微處理器、專用集成電路、可編程集成電路或其他適合的集成電路。如圖1所示，集成電路10可以包括諸如去耦電容器塊8之類的去耦電容器塊。去耦電容器塊8可以均包括電容器陣列。如圖1所示，具有變化的配置的去耦電容器塊8(例如不同大小和形狀的去耦電容器塊8)可以在器件10上形成。去耦電容器塊8還可以通過不同類型的電容器(例如薄氧化物電容器和厚氧化物電容器)的組合形成。去耦電容器塊8可以在許多位置中形成(例如，與I/O電路系統(tǒng)6相鄰，作為I/O電路系統(tǒng)6的構(gòu)成部分，與對電源變化敏感的電路4相鄰，或者在器件10上的任何期望位置處)。如果期望，則可以在器件10上形成數(shù)十或數(shù)百去耦電容器陣列塊8。去耦電容器塊8可以用于減少器件10上的相應(yīng)位置處的電源變化。例如，考慮外部電源供應(yīng)1. 2V正電源電壓給器件10的情形。器件10可以包括以高數(shù)據(jù)速率(例如大于IGbps的數(shù)據(jù)速率)操作的通信電路系統(tǒng)4。在空閑模式期間，通信電路系統(tǒng)4可以從電源汲取O. 5A的電流(作為一個(gè)示例)。在傳輸模式期間，通信電路系統(tǒng)可以從電源汲取0.7A的電流。在從空閑模式至傳輸模式的模式切換期間，與器件10上的通信電路系統(tǒng)4相鄰定位的去耦電容器塊8可以用于提供O. 2A的電流(O. 7-0. 5)，使得通信電路系統(tǒng)8接收1.2V的恒定正電源電壓?？紤]正電源經(jīng)歷瞬態(tài)電壓毛刺的另一情形。去耦電容器塊8可以通過提供瞬態(tài)電流給內(nèi)部電路系統(tǒng)4使得在電路系統(tǒng)4的本地電源端子處接收的正電源電壓保持恒定為1. 2V(作為一個(gè)示例)來抑制或吸收該毛刺。用于維持恒定電源電壓并同時(shí)供應(yīng)期望電流汲取的去I禹電容器電路系統(tǒng)8可以稱為鎮(zhèn)流電路(ballasting circuit)。在器件10上形成的去耦電容器塊8可以具有大的尺度。例如，單個(gè)去耦電容器陣列8可以經(jīng)測量達(dá)400 μ mX 200 μ m并且可以具有100或更多個(gè)、1000或更多個(gè)、或者10000 或更多個(gè)單獨(dú)的電容器單元。現(xiàn)代集成電路中的去耦電容器電路系統(tǒng)8的大小可以占據(jù)可用裸片面積的相當(dāng)大的百分比(例如從3%至15%或更多)。在器件10上形成的去耦電容器塊8可以包括薄氧化物去 耦電容器、厚氧化物去耦電容器或其他合適去耦電容器的任何合適組合。例如，靠近由高電源電壓供電的電路系統(tǒng) (例如I/O電路系統(tǒng)6)的去耦電容器塊8可以包括比薄氧化物去耦電容器(如果存在) 更多的厚氧化物去耦電容器，而靠近由低電源電壓供電的電路系統(tǒng)(例如數(shù)字電路系統(tǒng)4) 的去耦電容器塊8可以包括比厚氧化物去耦電容器(如果存在)更多的薄氧化物去耦電容器。由去耦電容器電路系統(tǒng)占據(jù)的面積的相當(dāng)大的部分被保留用于虛設(shè)多晶硅結(jié)構(gòu)。 在常規(guī)去耦電容器中，這些虛設(shè)多晶硅結(jié)構(gòu)僅用于滿足針對給定工藝的多晶硅密度要求。 在正常集成電路操作期間，常規(guī)去耦電容器中的虛設(shè)多晶硅結(jié)構(gòu)未被偏置到任何指定電壓電平并且與金屬布線(通過該金屬布線傳遞電源電壓)電隔離。圖2是具有鄰近電路系統(tǒng)的、符合密度準(zhǔn)則的結(jié)構(gòu)的示例性薄氧化物去耦電容器 100的頂部布局圖。針對本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
一種集成電路，包括：第一端子和第二端子；半導(dǎo)體襯底；在所述半導(dǎo)體襯底上的絕緣體層；在所述絕緣體層上的導(dǎo)體，配置成用作集成電路電容器的第一導(dǎo)電結(jié)構(gòu)，其中所述導(dǎo)體電耦合至所述第一端子；以及至少一個(gè)符合密度準(zhǔn)則的結(jié)構(gòu)，電耦合至所述第二端子并且配置成用作所述集成電路電容器的第二導(dǎo)電結(jié)構(gòu)。
【技術(shù)特征摘要】
...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：C·H·庫爾，
申請(專利權(quán))人：阿爾特拉公司，
類型：發(fā)明
國別省市：
還沒有人留言評(píng)論。發(fā)表了對其他瀏覽者有用的留言會(huì)獲得科技券。