一種多組件的芯片封裝結構制造技術

本發明專利技術涉及一種多組件的芯片封裝結構，包括，位于底層的第一組件；位于所述第一組件之上的至少一個第二組件；所述第二組件之間相互間隔排列，并且互相不接觸；層疊在所述第二組件之上的至少一個第三組件；所述第三組件位于所述第二組件的外側，所述第三組件以及所述第三組件與所述第二組件互相分離，不接觸；每一所述第二組件通過第一組突起結構電性連接至所述第一組件；所述第三組件通過位于所述第二組件的外側的第二組突起結構電性連接至所述第一組件。

【技術實現步驟摘要】

本專利技術涉及半導體封裝，尤其涉及一種包括多個組件的芯片封裝結構。
技術介紹
隨著電子元件的小型化，輕量化以及多功能化的需求的增加，對半導體封裝密度的要求越來越高，以來達到縮小封裝體積的效果。因此，多芯片封裝結構已經成為一新的熱點。然而，在多芯片半導體封裝結構中，芯片間的連接方法對半導體封裝的尺寸和性能具有至關重要的影響。圖1所示為采用現有技術的一種多芯片封裝結構的剖 面圖。在該實現方式中，下層芯片3和上層芯片5堆疊設置在印刷電路板I上。下層芯片3的一表面通過粘合劑7連接至印刷電路板I的上表面；上層芯片5的一表面通過粘合劑9連接至下層芯片3的另一表面。采用這種實現方式，為了暴露底層芯片3邊緣上的焊墊，上層芯片5的寬度需要小于下層芯片3的寬度。底層芯片3上的焊墊和上層芯片5上的焊墊分別通過第一組鍵合引線11和第二組鍵合引線15電性連接至印刷電路板I。因此，第二組鍵合引線15的高度要大于上層芯片5。這樣，用于封裝第一組鍵合引線11和第二組鍵合引線15以及上層芯片5和下層芯片3的塑封殼的厚度會較大。另外，這樣的鍵合引線由于自身存在電感和/或電阻的干擾，因此影響芯片的高頻性能。
技術實現思路
有鑒于此，本專利技術的目的在于提供一種多組件的芯片封裝結構，以解決現有技術中封裝厚度過大，以及封裝結構對芯片性能的不利影響。依據本專利技術一實施例的多組件的芯片封裝結構，包括，位于底層的第一組件；位于所述第一組件之上的至少一個第二組件；所述第二組件之間相互間隔排列，并且互相不接觸；層疊在所述第二組件之上的至少一個第三組件；每一所述第二組件通過第一組突起結構電性連接至所述第一組件；所述第三組件通過位于所述第二組件的外側的第二組突起結構電性連接至所述第一組件；其中，所述第三組件，所述第一組件和所述第二組突起結構組成一彎折結構。依據本專利技術一實施例的芯片封裝結構中，所述第三組件包括第一直線部分和至少一第一彎折部分；所述第一直線部分位于所述第二組件的上方，并與所述第二組件不接觸；所述第一彎折部分的第一端與所述第一直線部分連接；所述第一彎折部分的第二端通過所述第二組突起結構連接至所述第一組件。依據本專利技術另一實施例的芯片封裝結構中，所述第一組件包括第二直線部分和至少一第二彎折部分；所述第二直線部分與所述第一組突起結構連接；所述第二彎折部分的第一端連接至所述第二直線部分；所述第二彎折部分的第二端通過所述第二組突起結構連接至所述第三組件。進一步的，所述第一組件包括一印刷電路板或者一弓丨線框架。所述弓丨線框架可以包括多個指狀弓I腳。進一步的，所述第二組件包括一芯片。進一步的，所述第三組件包括一芯片或者一磁性元件。優選的，所述第三組件之間以及所述第三組件與所述第二組件之間互相分離，不 接觸。優選的，所述芯片封裝結構還包括位于所述第二組件和所述第三組件之間，以及所述第三組件之間的粘合層。優選的，所述第一組突起結構和所述第二組突起結構包括凸塊或者焊錫球。依據本專利技術實施例的多組件的芯片封裝結構，所有組件都采用倒裝形式的連接方式，位于上層的組件通過彎折部分來實現與底層組件的電性連接，因此芯片封裝結構的厚度大大減小，避免了鍵合引線的連接方式給芯片性能帶來的負面影響，不僅具有很好的機械穩定性，同時也具有很好的電氣穩定性。另外，對磁性元件而言，如電感等，其體積一般都較大，采用依據本專利技術的層疊式的多組件的芯片封裝結構，將電感和芯片封裝于一單一的封裝結構中，可以容納更大體積，電感值更大的電感，更有利于系統的高集成化和小體積化。附圖說明圖1所示為采用現有技術的一種多芯片封裝結構的剖面圖；圖2所示為依據本專利技術第一實施例的多組件的芯片封裝結構的剖面圖；圖3所示為依據本專利技術第二實施例的多組件的芯片封裝結構的剖面圖。具體實施例方式以下結合附圖對本專利技術的幾個優選實施例進行詳細描述，但本專利技術并不僅僅限于這些實施例。本專利技術涵蓋任何在本專利技術的精髓和范圍上做的替代、修改、等效方法以及方案。為了使公眾對本專利技術有徹底的了解，在以下本專利技術優選實施例中詳細說明了具體的細節，而對本領域技術人員來說沒有這些細節的描述也可以完全理解本專利技術。實施例一參考圖2，所示為依據本專利技術第一實施例的多組件的芯片封裝結構的剖面圖。在該實施例中，多組件的芯片封裝結構200包括位于底層的印刷電路板201 (第一組件)，位于印刷電路板201之上的芯片204(第二組件)，以及層疊在芯片204之上的芯片205和電感207(第三組件)。這里，芯片204，芯片205和電感207之間相互間隔，互不接觸，以實現良好的電氣隔離。芯片204通過一組焊錫球202 (第一連接結構)電性連接至印刷電路板201 ;芯片205和電感207通過一組位于芯片204外側的另一組焊錫球203電性連接至印刷電路板201。具體的，芯片205包括一第一直線部分205-1和兩個第一彎折部分205_2 ;第一直線部分205-1位于芯片204的上方，第一彎折部分205-2位于芯片204的兩側，第一彎折部分205-2的一端與第一直線部分205-1連接，另一端通過焊錫球203連接至印刷電路板201。類似的，電感207包括第一直線部分207-1和兩個第一彎折部分207-2 ;第一直線部分207-1位于芯片205的第一直線部分205-1的上方，第一彎折部分207-2位于芯片205的第一彎折部分的兩側，第一彎折部分207-2的一端與第一直線部分207-1連接，另一端通過焊錫球203連接至印刷電路板201。 芯片205，印刷電路板201和焊錫球203組成一彎折機構。在該實施例中，通過第三組件(芯片205和電感207)的彎折部分，不僅可以實現與印刷電路板的電性連接，另一方面，與印刷電路板一起也實現了對第三組件的機械支撐作用。為了更好的實現不同組件之間的隔離以及芯片封裝結構的穩定性，在該實施例中，芯片封裝結構200還包括位于芯片204、芯片205和電感207之間的粘合層206，來更好的固定三者之間的位置，以及使整個芯片封裝結構的牢固性更強。 通過對依據本專利技術實施例的多組件的芯片封裝結構200的詳細說明，本領域普通技術人員可以得知，位于第一組件(印刷電路板201)之上的第二組件(芯片204)的數目可以不限于一個，可以為多個，多個第二組件之間相互間隔，互不接觸，依次排列于第一組件之上。第三組件覆蓋所有第二組件區域，位于所有第二組件的上方。位于底層的第一組件也可以替換為包括多個引腳的引線框架，不同組件上的電極性通過第一連接結構或者第二連接結構連接至引線框架的相應引腳，從而使引腳具有相應的電極性。采用圖2所示的多組件的芯片封裝結構，所有組件都采用倒裝形式的連接方式，位于上層的組件通過彎折部分來實現與底層組件的電性連接，因此芯片封裝結構的厚度大大減小，避免了鍵合引線的連接方式給芯片性能帶來的負面影響，不僅具有很好的機械穩定性，同時也具有很好的電氣穩定性。另外，對磁性元件而言，如電感等，其體積一般都較大，當采用圖2所示的多組件的芯片封裝結構時，采用層疊式的封裝結構，將電感和芯片封裝于一單一的封裝結構中，可以容納更大體積，電感值更大的電感，更有利于系統的高集成化和小體積化。實施例二參考圖3，所示為依據本專利技術第二實施例的多組件的芯片封裝結構的剖面圖。在該實施例中，多組件的芯片封裝結構300包本文檔來自技高網...

【技術保護點】
一種多組件的芯片封裝結構，其特征在于，包括，位于底層的第一組件；位于所述第一組件之上的至少一個第二組件；層疊在所述第二組件之上的至少一個第三組件；每一所述第二組件通過第一組突起結構電性連接至所述第一組件；所述第三組件通過位于所述第二組件的外側的第二組突起結構電性連接至所述第一組件；其中，所述第三組件，所述第一組件和所述第二組突起結構組成一彎折結構。

【技術特征摘要】

【專利技術屬性】
技術研發人員：譚小春，葉佳明，
申請(專利權)人：矽力杰半導體技術杭州有限公司，
類型：發明
國別省市：