一種半導(dǎo)體技術(shù)領(lǐng)域的準SOI結(jié)構(gòu)的制造方法，包括：提供襯底，所述襯底包括中間區(qū)域和邊緣區(qū)域，所述中間區(qū)域的上表面高于所述邊緣區(qū)域的上表面；在所述邊緣區(qū)域的上表面、所述中間區(qū)域的側(cè)表面和上表面形成絕緣層；去除所述邊緣區(qū)域上表面邊緣部分對應(yīng)的絕緣層和所述中間區(qū)域上表面對應(yīng)的絕緣層；外延生長半導(dǎo)體材料，所述半導(dǎo)體材料覆蓋所述絕緣層。本發(fā)明專利技術(shù)制造方法簡單。
【技術(shù)實現(xiàn)步驟摘要】
專利技術(shù)涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種準SOI結(jié)構(gòu)的制造方法。
技術(shù)介紹
隨著集成電路向超大規(guī)模集成電路發(fā)展，集成電路內(nèi)部的電路密度越來越大，所包含的元件數(shù)量也越來越多。隨著半導(dǎo)體集成電路的進一步發(fā)展，半導(dǎo)體元件的尺寸也隨之減小，MOS晶體管的工藝也有許多的改進。現(xiàn)有技術(shù)中發(fā)展了一種超薄體(Ultra Thin Bulk, UTB)絕緣體上娃(SilicononInsulator, SOI)器件，所述超薄體SOI器件中，硅薄膜很薄，通常厚度小于1/4的柵長，但是超薄體SOI器件中的超薄硅薄膜會導(dǎo)致遷移率降低、閾值電壓增大以及性能漲落增大等 問題，嚴重影響了器件的性能。在《信息科學(xué)》雜志2008年第38卷第6期的921 932的頁面內(nèi)，公布了題目為“32nm及其以下技術(shù)節(jié)點CMOS技術(shù)中的新工藝及新結(jié)構(gòu)器件”的技術(shù)文獻，在所述技術(shù)文獻中公開了一種準SOI結(jié)構(gòu)。參考圖I示出了所述技術(shù)文獻中公開的準SOI結(jié)構(gòu)的示意圖。所述準SOI結(jié)構(gòu)包括襯底10 ;位于襯底10上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括依次位于襯底10上的柵極介質(zhì)層13和柵極14，包圍所述柵極介質(zhì)層13和柵極14的側(cè)墻16，所述柵極結(jié)構(gòu)具有第一側(cè)和第二側(cè)；位于柵極結(jié)構(gòu)第一側(cè)的襯底10上形成有源區(qū)12，位于柵極結(jié)構(gòu)第二側(cè)的襯底10上形成有漏區(qū)15，位于源區(qū)12、漏區(qū)15下方的襯底中形成有“L型”的絕緣層11，與所述絕緣層11未包圍的源區(qū)12、漏區(qū)15臨近的區(qū)域形成有源/漏延伸區(qū)18，所述源/漏延伸區(qū)18位于側(cè)墻16下方。所述技術(shù)文獻提供的準SOI結(jié)構(gòu)可抑制短溝效應(yīng)，且可以降低寄生電容和電阻。相應(yīng)地，所述技術(shù)文獻還提供了圖I所示的準SOI結(jié)構(gòu)的制造方法，所述制造方法可概括為以下步驟在襯底上形成柵極介質(zhì)層；在柵極介質(zhì)層上沉積多晶硅，形成柵極；形成包圍所述柵極介質(zhì)層和柵極的氧化層側(cè)墻；進行離子注入，以形成源/漏延伸區(qū)；通過電感I禹合等離子體(ICP, inductively coupled plasma)各向異性蝕刻源/漏區(qū)，隨后形成氮化硅側(cè)墻以保護源/漏延伸區(qū)在后續(xù)形成“L型”絕緣層過程中不被氧化；通過ICP繼續(xù)蝕刻源區(qū)和漏區(qū)，隨后利用低溫濕氧氧化在源區(qū)和漏區(qū)周圍形成“L型”絕緣層；濕法去除氮化硅側(cè)墻，然后沉積多晶硅以填充源區(qū)、漏區(qū)的凹陷區(qū)；通過化學(xué)機械拋光技術(shù)平坦化；進行源區(qū)、漏區(qū)離子注入。所述準SOI結(jié)構(gòu)的制造過程中，需要先用多晶硅填充源區(qū)、漏區(qū)的凹陷區(qū)，之后通過化學(xué)機械研磨進行平坦化處理等，其工藝較為復(fù)雜。更進一步地，所述方法中通過多晶硅形成源區(qū)和漏區(qū)，這使準SOI結(jié)構(gòu)的電學(xué)性能受到影響。
技術(shù)實現(xiàn)思路
本專利技術(shù)解決的問題是提供一種工藝簡單的準SOI結(jié)構(gòu)的制造方法。為解決上述問題，本專利技術(shù)提供了一種準SOI結(jié)構(gòu)的制造方法，包括提供襯底，所述襯底包括中間區(qū)域和邊緣區(qū)域，所述中間區(qū)域的上表面高于所述邊緣區(qū)域的上表面； 在所述邊緣區(qū)域的上表面、所述中間區(qū)域的側(cè)表面和上表面形成絕緣層；去除所述邊緣區(qū)域上表面邊緣部分對應(yīng)的絕緣層和所述中間區(qū)域上表面對應(yīng)的絕緣層；外延生長半導(dǎo)體材料，所述半導(dǎo)體材料覆蓋所述絕緣層。可選地，在形成所述絕緣層之前，所述中間區(qū)域的上表面包括第一掩模層，在所述中間區(qū)域的上表面形成絕緣層為在所述第一掩模層的上表面形成絕緣層；所述去除所述邊緣區(qū)域上表面邊緣部分對應(yīng)的絕緣層和所述中間區(qū)域上表面對應(yīng)的絕緣層包括在所述絕緣層上形成第二掩模層，以所述絕緣層和所述第二掩模層為側(cè)墻層，形成圍繞所述中間區(qū)域和所述第一掩模層的側(cè)墻；去除所述第二掩模層。可選地，所述外延生長半導(dǎo)體材料包括外延生長第一半導(dǎo)體材料，所述第一半導(dǎo)體材料包圍所述絕緣層但不覆蓋所述第一掩模層；去除所述第一掩模層，露出所述中間區(qū)域的上表面；在所述中間區(qū)域上外延生長第二半導(dǎo)體材料。可選地，所述準SOI結(jié)構(gòu)的制造方法還包括在所述中間區(qū)域上外延生長第二半導(dǎo)體材料之后，進行平坦化處理，使所述第二半導(dǎo)體材料的上表面與所述第一半導(dǎo)體材料的上表面齊平。可選地，所述第一掩模層的材料為氮化硅、氧化硅和氮氧化硅中的一種或多種。可選地，所述絕緣層為氧化硅層。可選地，所述第二掩模層的材料為氮化硅。可選地，所述中間區(qū)域的上表面與所述邊緣區(qū)域的上表面之間的高度差的范圍包括=IOOOA 2500A。可選地,所述絕緣層的厚度范圍包括5θΑ 200A。可選地，所述第二掩模層的厚度范圍包括500A 5000A。可選地，所述第一半導(dǎo)體材料和所述第二半導(dǎo)體材料均為單晶材料。可選地，所述第一半導(dǎo)體材料和所述第二半導(dǎo)體材料均為單晶硅。與現(xiàn)有技術(shù)相比，本專利技術(shù)實施方式具有以下優(yōu)點I)本專利技術(shù)在形成柵極結(jié)構(gòu)之前，通過提供中間區(qū)域上表面高于邊緣區(qū)域上表面的襯底，進而在邊緣區(qū)域的上表面、中間區(qū)域的側(cè)表面和上表面形成絕緣層，去除邊緣區(qū)域邊緣對應(yīng)的絕緣層和中間區(qū)域上表面對應(yīng)的絕緣層，外延生長半導(dǎo)體材料以覆蓋所述絕緣層，從而可以得到包括L型絕緣層的結(jié)構(gòu)，與現(xiàn)有技術(shù)相比，制造方法很簡單。2)在可選方案中，采用現(xiàn)有的側(cè)墻形成工藝，形成包括L型絕緣層的側(cè)墻，進而去除L型絕緣層之外的掩模層，并通過外延生長方法使L型絕緣層位于半導(dǎo)體襯底內(nèi)部，從而與現(xiàn)有技術(shù)具有較高的兼容性，不但方法簡單，而且成本低。3)在可選方案中，L型絕緣層周圍的第一半導(dǎo)體材料和L型絕緣層上部的第二半導(dǎo)體材料都是單晶材料，因此后續(xù)形成的源區(qū)和漏區(qū)也為單晶材料，這樣可以解決現(xiàn)有技術(shù)使用多晶硅作為源區(qū)和漏區(qū)而產(chǎn)生的影響器件性能的問題。附圖說明 圖I為現(xiàn)有技術(shù)的準SOI結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；圖2為本專利技術(shù)具體實施方式的準SOI結(jié)構(gòu)的制造方法的流程示意圖；圖3 圖14為本專利技術(shù)一個實施例的準SOI結(jié)構(gòu)的制造方法的示意圖；圖15 圖17為本專利技術(shù)另一實施例的準SOI結(jié)構(gòu)的制造方法的示意圖。具體實施例方式為使本專利技術(shù)的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本專利技術(shù)的具體實施方式做詳細的說明。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本專利技術(shù)，但是本專利技術(shù)還可以采用其他不同于在此描述的其它方式來實施，因此本專利技術(shù)不受下面公開的具體實施例的限制。正如
技術(shù)介紹
所述，現(xiàn)有技術(shù)的準SOI結(jié)構(gòu)的制造方法，工藝復(fù)雜，特別是用多晶硅填充源區(qū)區(qū)域和漏區(qū)區(qū)域外加化學(xué)機械平坦化，以及濕法腐蝕多晶硅；而且，源區(qū)和漏區(qū)采用多晶硅材料，而不是單晶硅材料，其電學(xué)性能受到影響。參見圖2所示，為了克服上述缺陷，本專利技術(shù)提供了一種準SOI結(jié)構(gòu)的制造方法，包括步驟SI，提供襯底，所述襯底包括中間區(qū)域和邊緣區(qū)域，所述中間區(qū)域的上表面高于所述邊緣區(qū)域的上表面；步驟S2，在所述邊緣區(qū)域的上表面、所述中間區(qū)域的側(cè)表面和上表面形成絕緣層；步驟S3，去除所述邊緣區(qū)域上表面邊緣部分對應(yīng)的絕緣層和所述中間區(qū)域上表面對應(yīng)的絕緣層；步驟S4，外延生長半導(dǎo)體材料，所述半導(dǎo)體材料覆蓋所述絕緣層。本專利技術(shù)在形成柵極結(jié)構(gòu)之前，通過提供中間區(qū)域上表面高于邊緣區(qū)域上表面的襯底，進而在邊緣區(qū)域的上表面、中間區(qū)域的側(cè)表面和上表面形成絕緣層，去除邊緣區(qū)域邊緣對應(yīng)的絕緣層和中間區(qū)域上表面對應(yīng)的絕緣層，外延生長半導(dǎo)體材料以覆蓋所述絕緣層，從而最終得到包括L型絕緣層的結(jié)構(gòu)，與現(xiàn)有技術(shù)相比，本專利技術(shù)不用蝕刻挖槽后再填充，節(jié)省和簡化了工藝步驟，所以本專利技術(shù)制造方法很簡單。上述方法中，形本文檔來自技高網(wǎng)...
【技術(shù)保護點】
一種準SOI結(jié)構(gòu)的制造方法，其特征在于，包括：提供襯底，所述襯底包括中間區(qū)域和邊緣區(qū)域，所述中間區(qū)域的上表面高于所述邊緣區(qū)域的上表面；在所述邊緣區(qū)域的上表面、所述中間區(qū)域的側(cè)表面和上表面形成絕緣層；去除所述邊緣區(qū)域上表面邊緣部分對應(yīng)的絕緣層和所述中間區(qū)域上表面對應(yīng)的絕緣層；外延生長半導(dǎo)體材料，所述半導(dǎo)體材料覆蓋所述絕緣層。
【技術(shù)特征摘要】
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：李鳳蓮，
申請(專利權(quán))人：中芯國際集成電路制造上海有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。