一種基于徑向基網(wǎng)絡(luò)算法獲取集成電路成品率的方法技術(shù)

本發(fā)明專利技術(shù)涉及一種基于徑向基網(wǎng)絡(luò)算法獲取集成電路成品率的方法，屬于集成電路技術(shù)領(lǐng)域，該方法包括：根據(jù)集成電路工藝廠商提供的工藝參數(shù)，采用徑向基網(wǎng)絡(luò)算法，建立一個替代電路仿真的替代模型，將工藝參數(shù)作為替代模型的自變量，電路性能指標作為替代模型的函數(shù)值；根據(jù)最小范數(shù)方法，獲取最易使集成電路失效的工藝浮動值；得到的替代模型和最易失效的工藝浮動值，進行統(tǒng)計采樣，獲取采樣點和電路性能指標；根據(jù)所述采樣點及其電路性能指標，通過統(tǒng)計學方法得到該集成電路的成品率。該方法可降低成品率獲取過程中的電路仿真次數(shù)，減少分析集成電路成品率所用的時間，縮短集成電路設(shè)計周期，加快集成電路生產(chǎn)，降低集成電路的成本，提高經(jīng)濟價值。

【技術(shù)實現(xiàn)步驟摘要】

本專利技術(shù)屬于集成電路
，特涉及獲取集成電路成品率的方法。
技術(shù)介紹
集成電路的生產(chǎn)分為兩個階段。第一階段，集成電路的設(shè)計者進行集成電路設(shè)計設(shè)計者通過集成電路仿真工具對所設(shè)計的集成電路進行仿真分析，獲得所設(shè)計的集成電路性能。當所設(shè)計的性能滿足要求后，設(shè)計者將設(shè)計好的集成電路設(shè)計方案交給集成電路生產(chǎn)廠商。第二階段，集成電路生產(chǎn)廠商進行集成電路制造生產(chǎn)廠商根據(jù)設(shè)計者提供的集成電路設(shè)計方案，采用集成電路工藝技術(shù)，制造出符合設(shè)計者要求的集成電路成品。工藝浮動是指集成電路制造過程中，由于工藝不一致所產(chǎn)生的偏差，包括閾值電壓，氧化層厚度的浮動等等。隨著集成電路工藝尺寸逐漸接近物理極限，工藝浮動對于集成電路制造的影響愈發(fā)嚴重。集成電路成品率是指實際制造的全部集成電路中，符合設(shè)計者要求的集成電路占全部集成電路的比例。由于工藝浮動的存在，集成電路成品率不能達到100%。成品率的高低決定了集成電路的成本。成品率越高，單個集成電路的成本就越低，帶來的經(jīng)濟效益就越高。所以，成品率成為了集成電路領(lǐng)域一個重要的指標，需要集成電路設(shè)計者和集成電路生產(chǎn)廠商共同努力，提高集成電路的成品率。集成電路生產(chǎn)廠商需要改進集成電路制造工藝，減小集成電路制造上所產(chǎn)生的工藝偏差，以提高成品率。集成電路設(shè)計者需要在設(shè)計集成電路時，不僅僅考慮所設(shè)計的集成電路性能，還需要獲取所設(shè)計的集成電路成品率大小，如果成品率不符合要求，則重新設(shè)計集成電路，直到集成電路滿足成品率要求為止。綜上所述集成電路設(shè)計者在設(shè)計集成電路時需要預(yù)先獲取成品率的要求，當設(shè)計集成電路時獲得的成品率較低時，設(shè)計者需要通過改進集成電路設(shè)計，提高成品率，獲得更大的經(jīng)濟效益。現(xiàn)階段，集成電路設(shè)計者廣泛應(yīng)用的成品率獲取方法是蒙特卡洛方法(該方法由X. Li, J. Le,和L. T. Pileggi提出，題目為統(tǒng)計性能建模和優(yōu)化Statistical performancemodeling and optimization,發(fā)表在 Foundations and Trends in Electronic Design Automation, vol. I, no. 4, pp. 331-480，Apr. 2006)。該方法的具體流程如圖I所示。該方法獲取成品率的過程具體包括第一步，根據(jù)集成電路制造廠商提供的工藝浮動參數(shù)(具體表示為X P(X)，其中，X為工藝浮動向量，P(X)為工藝浮動向量X所服從的統(tǒng)計分布函數(shù))進行統(tǒng)計采樣，得到一個米樣點X1 ；第二步，通過集成電路仿真工具獲取該采樣點X1的電路性能指標；重復(fù)上述兩個步驟，當采樣點數(shù)量達到收斂要求時(收斂要求為統(tǒng)計理論中優(yōu)值系數(shù)Figure of Merit等于0. I時,所需要的采樣點數(shù)量)，停止采樣；這時,獲得的采樣點和對應(yīng)的性能指標可以表示為氏，fj，{X2, f2}，…，{XN，fN}，N為收斂時的采樣數(shù)量；第三步，根據(jù)所述N個采樣點和對應(yīng)的性能指標，通過統(tǒng)計學方法得到該集成電路的成品率。該方法的一個主要問題是獲取集成電路成品率的時間太長，有時需要進行上百萬次采樣，才能獲得集成電路的成品率。上百萬次的采樣是非常耗時的，以每次采樣需要I秒為例，為了獲取一個集成電路的成品率，則需要大約10天的時間。因此，專利技術(shù)一個更加快速的成品率獲取方法是十分必要的。
技術(shù)實現(xiàn)思路
本專利技術(shù)的目的在于克服已有技術(shù)的不足之處，提出一種新的基于徑向基網(wǎng)絡(luò)算 法獲取集成電路成品率的方法，該方法可降低成品率獲取過程中的電路仿真次數(shù)，從而減少分析集成電路成品率所用的時間，縮短集成電路設(shè)計周期，加快集成電路生產(chǎn)，降低集成電路的成本，提高經(jīng)濟價值。本專利技術(shù)區(qū)別于傳統(tǒng)的蒙特卡洛方法的特點及有益效果本專利技術(shù)應(yīng)用徑向基網(wǎng)絡(luò)算法建立一個替代模型，把獲取集成電路成品率所需的電路仿真轉(zhuǎn)移到替代模型上。替代模型的計算時間會比電路仿真工具的仿真時間快三到四個數(shù)量級。同時，本專利技術(shù)不是直接根據(jù)工藝浮動參數(shù)X P(X)進行采樣，而是首先獲取最易使集成電路失效的工藝浮動值Xtjpt，根據(jù)X P (X-Xopt)進行采樣(P (X-Xopt)表示對原有工藝參數(shù)的統(tǒng)計分布P(X)進行偏移，偏移向量為最易失效的工藝浮動值)，使得采樣點的數(shù)量減少一到兩個數(shù)量級。附圖說明圖I為蒙特卡洛方法的流程圖。圖2為本專利技術(shù)的方法流程圖。圖3為實驗所用的電路圖。具體實施例方式下面結(jié)合附圖及實施例進一步詳細說明本專利技術(shù)的具體內(nèi)容。本專利技術(shù)的基本流程如圖2所示，具體包括以下步驟I)根據(jù)集成電路工藝廠商提供的工藝參數(shù)X，采用徑向基網(wǎng)絡(luò)算法，建立一個替代電路仿真的替代模型(替代模型的作用是形成從工藝參數(shù)X到電路性能指標f的解析映射)，將工藝參數(shù)X作為替代模型的自變量，電路性能指標f作為替代模型的函數(shù)值，即f = f (X)，從而替代電路仿真工具(該算法由S. -F. Su, C. -c. Chuang, C. Tao, J. -T.Jeng和C.-C. Hsiao提出，題目為用于區(qū)間型符號數(shù)據(jù)的線性區(qū)間回歸權(quán)重的徑向基網(wǎng)絡(luò)算法 Radial basis function networks with linear interval regressionweights for symbolic interval data,發(fā)表在 IEEE Transactions on Systems, Man, andCybernetics, Part B: Cybernetics, vol. 42, no. I, pp. 69 - 80, Feb. 2012)；2)根據(jù)最小范數(shù)方法，獲取最易使集成電路失效的工藝浮動值X_(該最小范數(shù)方法由L. Dolecek, M. Qazi, D. Shah和A. Chandrakasan提出，題目為克服仿真局限通過最小范數(shù)方法評估靜態(tài)存儲器 Breaking the simulation barrier: Sram evaluation throughnorm minimization,發(fā)表在 IEEE/ACM International Conference on Computer-AidedDesign, Nov. 2008, pp. 322 - 329.)；3)根據(jù)I)得到的替代模型和2)得到的最易失效的工藝浮動值Xtjpt，進行統(tǒng)計采樣，獲取采樣點和電路性能指標，所述采樣過程具體包括以下步驟31)根據(jù)X P(X-Xtjpt)進行采樣(p(X-X_)表示對原有工藝參數(shù)的統(tǒng)計分布P (X)進行偏移，偏移向量為最易失效的工藝浮動值)，得到一個采樣點X1,；32)通過所述的替代模型獲取該采樣點X/的電路性能f/ ；重復(fù)上述31)、32)兩步，當采樣點數(shù)量達到收斂要求時，停止采樣，獲得的采樣點 和對應(yīng)的性能指標可以表示為{X/，f/ }，{X2' ,f2f }，···，{X/，f/ }，M為收斂時的采樣數(shù)量；4)根據(jù)所述M個采樣點及其電路性能指標，通過統(tǒng)計學方法得到該集成電路的成品率。本專利技術(shù)的實施例如下I)本實施例所需要獲取成品率的集成電路為靜態(tài)存儲器，如圖3所示，該集成電路包括六個場效應(yīng)管(M1-M6)，WL為存儲器字線，BL, BLb為存儲器位線，Vdd為電源電壓，GND為地線；2)獲取集成電路商用本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種基于徑向基網(wǎng)絡(luò)算法獲取集成電路成品率的方法，其特征在于，該方法包括以下步驟：1)根據(jù)集成電路工藝廠商提供的工藝參數(shù)X，采用徑向基網(wǎng)絡(luò)算法，建立一個替代電路仿真的替代模型，將工藝參數(shù)X作為替代模型的自變量，電路性能指標f作為替代模型的函數(shù)值，即f＝f(X),從而替代電路仿真工具；2)根據(jù)最小范數(shù)方法，獲取最易使集成電路失效的工藝浮動值Xopt；3)根據(jù)1）得到的替代模型和2）得到的最易失效的工藝浮動值Xopt，進行統(tǒng)計采樣，獲取采樣點和電路性能指標，所述采樣過程具體包括以下步驟：31）根據(jù)X～p(X?Xopt)進行采樣，p(X?Xopt)表示對原有工藝參數(shù)的統(tǒng)計分布p(X)進行偏移，偏移向量為最易失效的工藝浮動值，得到一個采樣點X1′；32）通過所述的替代模型獲取該采樣點X1′的電路性能f1′；重復(fù)上述31）、32）兩步，當采樣點數(shù)量達到收斂要求時，停止采樣，獲得的采樣點和對應(yīng)的性能指標可以表示為{X1′,f1′},{X2′,f2′},…,{XM′,fM′}，M為收斂時的采樣數(shù)量；4)根據(jù)所述M個采樣點及其電路性能指標，通過統(tǒng)計學方法得到該集成電路的成品率。

【技術(shù)特征摘要】

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：葉佐昌，姚健，王燕，
申請(專利權(quán))人：清華大學，
類型：發(fā)明
國別省市：