移位寄存器單元、柵極驅動電路及顯示器件制造技術

本發明專利技術提供移位寄存器單元、柵極驅動電路及顯示器件，涉及顯示器制造領域，能夠降低移位寄存單元中集成的信號線和薄膜場效應晶體管的數量，節約空間，進而降低產品成本。該移位寄存器單元包括：預充電模塊、信號輸出模塊、輸出電平下拉模塊、第一結點電壓控制模塊和第二結點電壓控制模塊。

【技術實現步驟摘要】
本專利技術涉及液晶顯示制造領域，尤其涉及移位寄存器單元、柵極驅動電路及顯示器件。
技術介紹
近些年來顯示器的發展呈現出了高集成度，低成本的發展趨勢。其中一項非常重要的技術就是陣列基板行驅動(Gate Driver on Array,簡稱GOA)的技術量產化的實現。利用GOA技術將柵極開關電路集成在顯示面板的陣列基板上以形成對顯示面板的掃描驅動，從而可以省掉柵極驅動集成電路部分，其不僅可以從材料成本和制作工藝兩方面降低產品成本，而且顯示面板可以做到兩邊對稱和窄邊框的美觀設計。同時由于可以省去Gate方向 BondingU^S)的工藝，對產能和良率提升也較有利。這種利用GOA技術集成在陣列基板上的棚極開關電路也稱為GOA電路或移位寄存器電路。移位寄存器電路包括若干個移位寄存器單元，每一個移位寄存器單元都對應一個柵線，且除第一個移位寄存器單元和最后一個移位寄存器單元外，其余每個移位寄存器單元的輸出端連接與其相鄰的下一個移位寄存器單元的信號輸入端；現有的移位寄存器單元結構集成了大量的信號線和薄膜場效應晶體管(Thin Film Transistor，簡稱TFT)，使得電路所占空間大大增加了產品成本。
技術實現思路
本專利技術的實施例提供一種移位寄存器單元、柵極驅動電路及顯示器件，能夠降低移位寄存單元中集成的信號線和薄膜場效應晶體管的數量，節約空間，進而降低產品成本。為達到上述目的，本專利技術的實施例采用如下技術方案第一方面，本專利技術實施例提供一種移位寄存器單兀，包括預充電模塊、信號輸出模塊、輸出電平下拉模塊、第一結點電壓控制模塊和第二結點電壓控制模塊，第一結點為所述預充電模塊與信號輸出模塊的連接點，第二結點為所述第一結點電壓控制模塊和第二結點電壓控制模塊的連接點；其中，所述預充電模塊，連接第一信號輸入端和第一結點，用于在所述第一信號輸入端的控制下對所述信號輸出模塊預充電；所述信號輸出模塊，連接信號輸出端、所述第一結點和第一時鐘信號，用于在所述第一結點電壓的控制下接通所述第一時鐘信號和所述信號輸出端；所述輸出電平下拉模塊，連接所述信號輸出端、第二時鐘信號和第一電壓端，用于在所述第二時鐘信號的控制下接通所述信號輸出端和所述第一電壓端；所述第一結點電壓控制模塊，連接第二時鐘信號、所述第一電壓端、所述第一結點和第二結點，用于在所述第二時鐘信號的控制下接通所述第一結點和所述第一電壓端；所述第二結點電壓控制模塊，連接所述第一信號輸入端、所述信號輸出端、所述第一電壓端和所述第二結點，用于控制接通所述第二結點和所述第一電壓端。在第一種可能的實現方式中，根據第一方面，所述預充電模塊包括第一晶體管，所述第一晶體管的柵極和源極連接所述第一信號輸入端，所述第一晶體管的漏極連接所述第一結點；所述信號輸出模塊包括第二晶體管，所述第二晶體管的柵極連接所述第一結點，所述第二晶體管的源極連接所述第一時鐘信號，所述第二晶體管的漏極連接所述信號輸出端；第一電容，所述第一電容的一極連接所述第二晶體管的柵極，所述第一電容的另一極連接所述第二晶體管的漏極；所述輸出電平下拉模塊包括·第三晶體管，所述第三晶體管的柵極連接所述第二時鐘信號，所述第三晶體管的源極連接所述信號輸出端，所述第三晶體管的漏極連接所述第一電壓端；所述第一結點電壓控制模塊包括第四晶體管，所述第四晶體管的柵極和源極連接所述第二時鐘信號，所述第四晶體管的漏極連接所述第二結點；第五晶體管，所述第五晶體管的柵極連接所述第二結點，所述第五晶體管的源極連接所述第一結點，所述第五晶體管的漏極連接所述第一電壓端；第二結點電壓控制模塊包括第六晶體管，所述第六晶體管的柵極連接所述第一信號輸入端，所述第六晶體管的源極連接所述第二結點，所述第六晶體管的漏極連接所述第一電壓端；第七晶體管，所述第七晶體管的柵極連接所述信號輸出端，所述第七晶體管的源極連接所述第二結點，所述第七晶體管的漏極連接所述第一電壓端。在第二種可能的實現方式中，根據第一方面，所述預充電模塊還連接第二信號輸入端、第二電壓端和第三電壓端，用于在所述第二電壓端為高電平第三電壓端為低電平時，在所述第一信號輸入端的控制下對所述信號輸出模塊預充電，在所述第二信號輸入端的控制下接通所述第一結點和所述第三電壓端；或者所述第二電壓端為低電平第三電壓端為高電平時，在所述第二信號輸入端的控制下對所述信號輸出模塊預充電，在所述第一信號輸入端的控制下接通所述第一結點和所述第二電壓端；所述輸出電平下拉模塊還連接第三信號輸入端和第四信號輸入端，用于在第三信號輸入端或第四信號輸入端的控制下接通所述信號輸出端和所述第一電壓端；所述第二結點電壓控制模塊還連接所述第二信號輸入端，用于在所述第二信號輸入端的控制下接通所述第二結點和所述第一電壓端。在第三種可能的實現方式中，根據第二種可能的實現方式，所述預充電模塊包括第一晶體管，所述第一晶體管的柵極連接所述第一信號輸入端，所述第一晶體管的源極連接所述第二電壓端，所述第一晶體管的漏極連接所述第一結點；第八晶體管，所述第八晶體管的柵極連接所述第二信號輸入端，所述第八晶體管的源極連接所述第一結點，所述第八晶體管的漏極連接所述第三電壓端；所述信號輸出模塊包括第二晶體管，所述第二晶體管的柵極連接所述第一結點，所述第二晶體管的源極連接所述第一時鐘信號，所述第二晶體管的漏極連接所述信號輸出端；第一電容，所述第一電容的一極連接所述第二晶體管的柵極，所述第一電容的另一極連接所述第二晶體管的漏極；輸出電平下拉模塊包括第三晶體管，所述第三晶體管的柵極連接所述第二時鐘信號，所述第三晶體管的源極連接所述信號輸出端，所述第三晶體管的漏極連接所述第一電壓端；第九晶體管，所述第九晶體管的柵極連接所述第三信號輸入端，所述第九晶體管的源極連接所述信號輸出端，所述第九晶體管的漏極連接所述第一電壓端； 第十晶體管，所述第十晶體管的柵極連接所述第四信號輸入端，所述第十晶體管的源極連接所述信號輸出端，所述第十晶體管的漏極連接所述第一電壓端；第一結點電壓控制模塊包括第四晶體管，所述第四晶體管的柵極和源極連接所述第二時鐘信號，所述第四晶體管的漏極連接所述第二結點；第五晶體管，所述第五晶體管的柵極連接所述第二結點，所述第五晶體管的源極連接所述第一結點，所述第五晶體管的漏極連接所述第一電壓端；第二結點電壓控制模塊包括第六晶體管，所述第六晶體管的柵極連接所述第一信號輸入端，所述第六晶體管的源極連接所述第二結點，所述第六晶體管的漏極連接所述第一電壓端；第七晶體管，所述第七晶體管的柵極連接所述輸出信號端，所述第七晶體管的源極連接所述第二結點，所述第七晶體管的漏極連接所述第一電壓端。第十一晶體管，所述第十一晶體管的柵極連接所述第二信號輸入端，所述第十一晶體管的源極連接所述第二結點，所述第十一晶體管的漏極連接所述第一電壓端。其中，上述第一電壓端為接地端。第二方面，提供一種柵極驅動電路，包括串聯多個如第一方面或第一方面的第一種可能的實現方式所述的移位寄存器單元，除第一個移位寄存器單元和最后一個移位寄存器單元外，其余每個移位寄存器單元的信號輸出端連接與其相鄰的下一個移位寄存器單元的第一信號輸入端。第三方面，提供一種柵極驅動電路，包括串聯多個如第一方面的第一種可能的實現方式或第二種可能的實現方式所述的移位寄存器單本文檔來自技高網...

【技術保護點】
一種移位寄存器單元，其特征在于，包括：預充電模塊、信號輸出模塊、輸出電平下拉模塊、第一結點電壓控制模塊和第二結點電壓控制模塊，第一結點為所述預充電模塊與信號輸出模塊的連接點，第二結點為所述第一結點電壓控制模塊和第二結點電壓控制模塊的連接點；其中，所述預充電模塊，連接第一信號輸入端和第一結點，用于在所述第一信號輸入端的控制下對所述信號輸出模塊預充電；所述信號輸出模塊，連接信號輸出端、所述第一結點和第一時鐘信號，用于在所述第一結點電壓的控制下接通所述第一時鐘信號和所述信號輸出端；所述輸出電平下拉模塊，連接所述信號輸出端、第二時鐘信號和第一電壓端，用于在所述第二時鐘信號的控制下接通所述信號輸出端和所述第一電壓端；所述第一結點電壓控制模塊，連接第二時鐘信號、所述第一電壓端、所述第一結點和第二結點，用于在所述第二時鐘信號的控制下接通所述第一結點和所述第一電壓端；所述第二結點電壓控制模塊，連接所述第一信號輸入端、所述信號輸出端、所述第一電壓端和所述第二結點，用于控制接通所述第二結點和所述第一電壓端。

【技術特征摘要】
1.一種移位寄存器單元，其特征在于，包括預充電模塊、信號輸出模塊、輸出電平下拉模塊、第一結點電壓控制模塊和第二結點電壓控制模塊，第一結點為所述預充電模塊與信號輸出模塊的連接點，第二結點為所述第一結點電壓控制模塊和第二結點電壓控制模塊的連接點； 其中，所述預充電模塊，連接第一信號輸入端和第一結點，用于在所述第一信號輸入端的控制下對所述信號輸出模塊預充電； 所述信號輸出模塊，連接信號輸出端、所述第一結點和第一時鐘信號，用于在所述第一結點電壓的控制下接通所述第一時鐘信號和所述信號輸出端； 所述輸出電平下拉模塊，連接所述信號輸出端、第二時鐘信號和第一電壓端，用于在所述第二時鐘信號的控制下接通所述信號輸出端和所述第一電壓端； 所述第一結點電壓控制模塊，連接第二時鐘信號、所述第一電壓端、所述第一結點和第二結點，用于在所述第二時鐘信號的控制下接通所述第一結點和所述第一電壓端； 所述第二結點電壓控制模塊，連接所述第一信號輸入端、所述信號輸出端、所述第一電壓端和所述第二結點，用于控制接通所述第二結點和所述第一電壓端。2.根據權利要求I所述的移位寄存器單元，其特征在于， 所述預充電模塊包括 第一晶體管，所述第一晶體管的柵極和源極連接所述第一信號輸入端，所述第一晶體管的漏極連接所述第一結點； 所述信號輸出模塊包括 第二晶體管，所述第二晶體管的柵極連接所述第一結點，所述第二晶體管的源極連接所述第一時鐘信號，所述第二晶體管的漏極連接所述信號輸出端； 第一電容，所述第一電容的一極連接所述第二晶體管的柵極，所述第一電容的另一極連接所述第二晶體管的漏極； 所述輸出電平下拉模塊包括 第三晶體管，所述第三晶體管的柵極連接所述第二時鐘信號，所述第三晶體管的源極連接所述信號輸出端，所述第三晶體管的漏極連接所述第一電壓端； 所述第一結點電壓控制模塊包括 第四晶體管，所述第四晶體管的柵極和源極連接所述第二時鐘信號，所述第四晶體管的漏極連接所述第二結點； 第五晶體管，所述第五晶體管的柵極連接所述第二結點，所述第五晶體管的源極連接所述第一結點，所述第五晶體管的漏極連接所述第一電壓端； 第二結點電壓控制模塊包括 第六晶體管，所述第六晶體管的柵極連接所述第一信號輸入端，所述第六晶體管的源極連接所述第二結點，所述第六晶體管的漏極連接所述第一電壓端； 第七晶體管，所述第七晶體管的柵極連接所述信號輸出端，所述第七晶體管的源極連接所述第二結點，所述第七晶體管的漏極連接所述第一電壓端。3.根據權利要求I所述的移位寄存器單元，其特征在于， 所述預充電模塊還連接第二信號輸入端、第二電壓端和第三電壓端，用于在所述第二電壓端為高電平第三電壓端為低電平時，在所述第一信號輸入端的控制下對所述信號輸出模塊預充電，在所述第二信號輸入端的控制下接通所述第一結點和所述第三電壓端； 或者所述第二電壓端為低電平第三電壓端為高電平時，在所述第二信號輸入端的控制下對所述信號輸出模塊預充電，在所述第一信號輸入端的控制下接通所述第一結點和所述第二電壓端； 所述輸出電平下拉模塊還連接第三信號輸入端和第四信號輸入端，用于在第三信號輸入端或第四信號輸入端的控制下接通所述信號輸出端和所述第一電壓端； 所述第二結點電壓控制模塊還連接所述第二信號輸入端，用于在所述第二信號輸入端的控制下接通所述第二結點和所述第一電...

【專利技術屬性】
技術研發人員：董向丹，祁小敬，黃煒赟，吳博，
申請(專利權)人：京東方科技集團股份有限公司，成都京東方光電科技有限公司，
類型：發明
國別省市：