本發(fā)明專利技術(shù)公開了一種移位寄存器單元、柵極驅(qū)動電路、陣列基板和顯示裝置，用以減少上一級移位寄存器單元的輸出導(dǎo)致下一級移位寄存器單元的輸出所產(chǎn)生的噪聲。其中，所述移位寄存器單元各級至少包括信號輸入INPUT端、信號輸出OUTPUT端，以及與所述OUTPUT端連接以向所述OUTPUT提供輸出信號的電容CAP，其特征在于，所述移位寄存器單元還包括開關(guān)，所述開關(guān)位于所述CAP和OUTPUT端之間，所述開關(guān)在所述CAP充電時處于閉合狀態(tài)。
【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)涉及顯示
，尤其涉及一種移位寄存器單元、柵極驅(qū)動電路、陣列基板和顯示裝置。
技術(shù)介紹
平板顯示器，因其超薄節(jié)能而發(fā)展迅速。多數(shù)平板顯示器中要用到移位寄存器，目前，通過GOA (Gate on Array)方法實(shí)現(xiàn)的移位寄存器不但能夠集成在柵極驅(qū)動集成電路(IC)上，還能減少一道顯示面板的制作工序，因此，節(jié)約成本，所以近幾年來，GOA技術(shù)被廣泛應(yīng)用于平板顯示器制造工藝中。如圖I所示，其為一種目前的GOA設(shè)計(jì)方案，包括多個分層且級聯(lián)的移位寄存器S/R(l)、S/R(2)、S/R(3)…S/R(N)。每一移位寄存器S/R(n) (I彡η彡N)通過自身的信 號輸出OUTPUT端將掃描信號輸出到與之對應(yīng)的柵線G(n)，并將掃描信號輸出到S/R(n-1)的復(fù)位信號RESTE端和S/R(n+1)的信號輸入INPUT端，所述掃描信號分別對S/R(n_l)和S/R(n+1)起到復(fù)位和啟動的作用，其中，S/R(l)的通過自身的信號輸入端輸入幀起始信號STV,且各移位寄存器通過參考信號VSS端輸入VSS，能夠?qū)崿F(xiàn)逐行掃描的目的。上述移位寄存器單元S/R(n)的內(nèi)部結(jié)構(gòu)示意圖可以如圖2所示，其由12個薄膜場效應(yīng)晶體管(TFT，Thin Film Transistor)(圖 2 中分別以 M1、M2、M3、M4、M5、M6、M8、M9、M10、M11、M12、M13進(jìn)行標(biāo)識)和I個電容CAP (圖2中以Cl標(biāo)識)，對應(yīng)的控制時序圖如圖3所示，對于每一移位寄存器單元S/R (η)來說，其可能處于以下三種控制狀態(tài)UINPUT端和CLKB為高電平，CLK為低電平，此時，Μ1、Μ13、Μ9、Μ8、Μ5、Μ6和Μ12處于打開狀態(tài)，其它TFT處于關(guān)閉狀態(tài)，這種情況下，INPUT端輸入信號，而由于CLK處于低電平狀態(tài)，因此，OUTPUT端輸出低電平信號；2 ) INPUT端和CLKB為低電平，CLK為高電平，此時，M3、M9、M5、M6和M8處于打開狀態(tài)，其它TFT處于關(guān)閉狀態(tài)，這種情況下，OUTPUT端輸出高電平信號；3)CLKB為高電平，INPUT端和CLK為低電平，此時，M13、M12、M11、M10、M2、M4、M5和M9處于打開狀態(tài)，其余TFT處于關(guān)閉狀態(tài)，這種情況，對上一級移位寄存器單元進(jìn)行復(fù)位操作。由上述描述可知，由于第N級移位寄存器單元使用其第N-I級移位寄存器單元的輸出信號作為輸入信號，當(dāng)該第N級移位寄存器單兀處于上述第一種控制狀態(tài)時，由于電容Cl的存在，導(dǎo)致第N級移位寄存器的OUTPUT端將輸出噪聲，即第N-I級移位寄存器單元的輸出導(dǎo)致第N級移位寄存器單元的輸出產(chǎn)生噪聲。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)實(shí)施例提供一種移位寄存器單元、柵極驅(qū)動電路、陣列基板和顯示裝置，用以減少上一級移位寄存器單元的輸出導(dǎo)致下一級移位寄存器單元的輸出所產(chǎn)生的噪聲。本專利技術(shù)實(shí)施例提供一種移位寄存器單元，其各級至少包括信號輸入INPUT端、信號輸出OUTPUT端，以及與所述OUTPUT端連接以向所述OUTPUT端提供輸出信號的電容CAP，所述移位寄存器單元還包括開關(guān)，所述開關(guān)位于所述CAP和OUTPUT端之間，所述開關(guān)在所述CAP充電時處于閉合狀態(tài)。本專利技術(shù)實(shí)施例提供一種柵極驅(qū)動電路，包括上述移位寄存器單元。本專利技術(shù)實(shí)施例提供一種陣列基板，包括上述柵極驅(qū)動電路。本專利技術(shù)實(shí)施例提供一種顯示裝置，包括上述陣列基板。本專利技術(shù)實(shí)施例提供的移位寄存器單元、柵極驅(qū)動電路、陣列基板·和顯示裝置，通過在CAP和OUTPUT端之間增加一個開關(guān)，當(dāng)INPUT端為CAP充電時，該開關(guān)處于閉合狀態(tài)，這樣，能夠避免OUTPUT端被CAP耦合輸出噪聲。從而，當(dāng)多個移位寄存器單元分層級聯(lián)組成移位寄存器時，能夠減少上一級移位寄存器單元的輸出導(dǎo)致下一級移位寄存器單元的輸出所產(chǎn)生的噪聲。本專利技術(shù)的其它特征和優(yōu)點(diǎn)將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實(shí)施本專利技術(shù)而了解。本專利技術(shù)的目的和其他優(yōu)點(diǎn)可通過在所寫的說明書、權(quán)利要求書、以及附圖中所特別指出的結(jié)構(gòu)來實(shí)現(xiàn)和獲得。附圖說明圖I為現(xiàn)有技術(shù)中，移位寄存器的連接結(jié)構(gòu)示意圖；圖2為現(xiàn)有技術(shù)中，移位寄存器單元內(nèi)部電路連接結(jié)構(gòu)示意圖；圖3為現(xiàn)有技術(shù)中，移位寄存器時序控制示意圖；圖4為本專利技術(shù)實(shí)施例中，第一種移位寄存器單元內(nèi)部電路連接結(jié)構(gòu)示意圖；圖5為本專利技術(shù)實(shí)施例中，第二種移位寄存器單元內(nèi)部電路連接結(jié)構(gòu)示意圖；圖6為本專利技術(shù)實(shí)施例中，第三種移位寄存器單元內(nèi)部電路連接結(jié)構(gòu)示意圖。具體實(shí)施例方式為了減少上一級移位寄存器單元的輸出導(dǎo)致下一級移位寄存器單元的輸出所產(chǎn)生的噪聲，本專利技術(shù)實(shí)施例提供了一種移位寄存器單元、柵極驅(qū)動電路、陣列基板和顯示裝置。以下結(jié)合說明書附圖對本專利技術(shù)的優(yōu)選實(shí)施例進(jìn)行說明，應(yīng)當(dāng)理解，此處所描述的優(yōu)選實(shí)施例僅用于說明和解釋本專利技術(shù)，并不用于限定本專利技術(shù)，并且在不沖突的情況下，本專利技術(shù)中的實(shí)施例及實(shí)施例中的特征可以相互組合。實(shí)施例提供一種移位寄存器單元，如圖4所示，為本專利技術(shù)實(shí)施例提供移位寄存器單元的電路結(jié)構(gòu)示意圖，其在圖2的基礎(chǔ)上，在電容(CAP，圖2中以Cl標(biāo)識)和信號輸出OUTPUT端之間增加了一個開關(guān)，較佳地，該開關(guān)可以但不限于為TFT，當(dāng)信號輸入INPUT端為CAP充電時，該開關(guān)處于閉合狀態(tài)，這樣，能夠避免輸出端被CAP耦合輸出噪聲。當(dāng)該開關(guān)為TFT時，其連接方式如下(圖4中以M7標(biāo)識新增的TFT):該TFT源極與CAP相連，漏極與OUTPUT端相連，柵極與時鐘信號CLK相連。具體實(shí)施時，移位寄存器單元還可以包括復(fù)位信號RESET端、參考信號VSS端以及上拉I3U節(jié)點(diǎn)，位于上拉PU節(jié)點(diǎn)和OUTPUT端之間的電容CAP，其中，當(dāng)INPUT端接收的輸入信號為高電平時，CLKB在為高電平，CLK為低電平，同時上拉PU節(jié)點(diǎn)和電容CAP為充電狀態(tài)，此時OUTPUT端的輸出信號為低電平；當(dāng)INPUT端接收的輸入信號為低電平，且CLKB為低電平、CLK為高電平時，PU節(jié)點(diǎn)的電位被拉高，OUTPUT端的輸出信號為高電平；當(dāng)INPUT端接收的輸入信號為低電平，且CLKB為高電平、CLK為低電平時，PU節(jié)點(diǎn)的電位被拉低，OUTPUT端的輸出信號為低電平；RESET端與本級移位寄存器的下一級移位寄存器的信號輸出端連接；VSS端用于輸入低電平信號，以提供參考電壓。圖4所示的移位寄存器包括第一薄膜晶體管M1，第二薄膜晶體管M2，第三薄膜晶體管M3，第四薄膜晶體管M4，第五薄膜晶體管M5，第六薄膜晶體管M6，第七薄膜晶體管M7，第八薄膜晶體管M8，第九薄膜晶體管M9，第十薄膜晶體管M10，第十一薄膜晶體管M11，第十二薄膜晶體管Ml2，第十三薄膜晶體管Ml3，電容Cl，上拉PU節(jié)點(diǎn)，下拉H)節(jié)點(diǎn)，下拉連接PD CN節(jié)點(diǎn)，其中 Ml的柵極和漏極與信號輸入INPUT端連接，源極與上拉I3U節(jié)點(diǎn)連接；M2的柵極與復(fù)位信號RESET端連接，漏極與上拉I3U節(jié)點(diǎn)連接，源極與參考信號VSS端連接；M3的柵極與上拉I3U節(jié)點(diǎn)連接，漏極與時鐘信號CLK連接，源極與信號輸出OUTPUT端連接；M4的柵極與復(fù)位信號RESET端連接，漏極與信號輸出OUTPUT端連接，源極與參考信號VSS端連接；M5的柵極與下拉連接H) CN節(jié)點(diǎn)連接，漏極與時鐘信號CLKB連接，本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
一種移位寄存器單元，其各級至少包括：信號輸入INPUT端、信號輸出OUTPUT端，以及與所述OUTPUT端連接以向所述OUTPUT端提供輸出信號的電容CAP，其特征在于，所述移位寄存器單元還包括開關(guān)，所述開關(guān)位于所述CAP和OUTPUT端之間，所述開關(guān)在所述CAP充電時處于閉合狀態(tài)。
【技術(shù)特征摘要】
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：劉堯虎，
申請(專利權(quán))人：京東方科技集團(tuán)股份有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。