一種TFT陣列基板及顯示器制造技術

本發明專利技術公開了一種薄膜晶體管TFT陣列基板及顯示器，所述TFT陣列基板上包括多條橫縱交叉的柵線和數據線，以及多個像素單元，所述像素單元包括多個子像素單元，所述子像素單元是由所述橫縱交叉的柵線和數據線圍設成的，每個所述子像素單元包括TFT和像素電極，針對共用同一根數據線的兩列像素單元，任一像素單元內，兩兩子像素單元使用的柵線不同，且任意兩個像素單元內，兩兩子像素單元使用的柵線不同。由于同一像素單元內的各子像素單元共用一根數據線，且相鄰列的子像素單元共用一根數據線，因此，在實現相同分辨率的像素陣列時，所述TFT陣列基板使用的數據線的條數較少，進而降低了制作源極驅動電路工藝的復雜度，同時節約了成本。

【技術實現步驟摘要】

本專利技術涉及顯示
，尤其涉及一種薄膜場效應晶體管(Thin FilmTransistor, TFT)陣列基板及顯示器。
技術介紹
TFT 液晶顯示器(TFT-Liquid Crystal Display，TFT-LCD)是利用設置在液晶層上電場強度的變化，改變液晶分子的旋轉程度，從而控制透光的強弱來顯示圖像的。通常的，液晶顯示面板包括用于對盒成型的彩膜基板和TFT陣列基板以及由這兩塊基板組成的盒中填充的液晶分子。所述TFT陣列基板上形成有縱橫交叉的數據線和柵線，數據線和柵線圍設成矩陣形式排列的子像素單元，每個R子像素單元、G子像素單元和B子像素單元構成一個像素單元，每個子像素單元包括TFT開關，其中所述TFT開關包括柵極、源極、漏極和半導體有源層，TFT開關的柵極與柵線相連，源極與數據線相連，漏極與子像素單元中的像素電極相連。如圖I所示,為現有的使用單柵線(Normal Gate)技術的TFT陣列基板結構示意圖(圖I中以分辨率為2*6為例)，水平排列的線是柵線，如Gl、G2 "G6，垂直排列的線是數據線，如D1、D2-D6。與柵線和數據線相連的是TFT開關，其中，與TFT開關的漏極相連的是像素電極，由于像素電極所在的子像素單元可實現的顏色(紅R、綠G、藍B)不同，故在所述像素電極上標明了其所在的子像素單元所能實現的顏色，例如，若在像素電極上標R，則可知該像素電極所在的子像素單元為R子像素單元。TFT陣列基板中，R子像素單元、B子像素單元、G子像素單元沿著數據線條數增加的方向依次循環排列，每一列子像素單元共用一根數據線，每一行子像素單元共用一根柵線，并且構成每一個像素單元的三個子像素單元共用一根柵線，構成每一個像素單元的三個子像素單元使用各不相同的數據線，例如，圖I中的像素單元I (虛線框中所示部分)中的3個子像素單元共用柵線G1，實現紅顏色的子像素單元使用數據線D1、實現綠顏色的子像素單元使用數據線D2，實現藍顏色的子像素單元使用數據線D3。此時，使用圖I所示的TFT陣列基板結構，若要實現顯示分辨率為1366*768的像素，則需要使用數據線的條數為1366*3=4098。在假設每個用于驅動TFT的源極的源集成電路(Source IC)能連接683條數據線時，則需要6個Source IC來實現對該4098條數據線的輸出電壓值進行控制，然而，上述使用4098條數據線及使用6個source IC造成制作源極驅動電路的工藝復雜度較高，不易實現。為了減少數據線的條數及source IC的使用個數，降低制作源極驅動電路的工藝復雜度，現有技術提出了雙柵線(Dual Gate)技術和三柵線(Triple Gate)技術，分別如圖2 (圖2中以分辨率為2*6為例)和圖3 (圖3中以分辨率為2*6為例)所示。在圖2所示的TFT陣列基板中，R子像素單元、B子像素單元、G子像素單元沿著數據線條數增加的方向依次循環排列，相鄰兩列的子像素單元素共用一根數據線，構成像素單元的各子像素單元使用不均相同的數據線，以及使用不均相同的柵線，例如，對于圖2中所示的P代表的像素單元(虛線框中)，實現紅顏色的子像素單元和實現藍顏色的子像素單元均使用柵線G1、實現綠顏色的子像素單元使用柵線G2。此時，使用圖2所示的TFT陣列基板結構，若要實現顯示分辨率為1366*768的像素，則需要使用數據線的條數為1366*1. 5=2049。在假設每個用于驅動TFT的源極的源集成電路(Source IC)能連接683條數據線時，需要3個Source IC來實現對該2049條數據線的輸出電壓值進行控制。在圖3所示的TFT陣列基板中，R子像素單元、B子像素單元、G子像素單元沿著柵線條數增加的方向依次循環排列，任一像素單元中的3個子像素單元使用均不相同的柵線，構成任一像素單元的3個子像素單元共用一根數據線。例如，對于圖3中所示的P代表像素單元(虛線框中)，實現紅顏色的子像素單元使用柵線G1、實現綠顏色的子像素單元使用柵線G2、實現藍顏色的子像素單元使用柵線G3、所述像素單元中的各子像素單元使用相同的數據線Dl。此時，使用圖3所示的TFT陣列基板結構，若要實現顯示分別率為1366*768的像素，則需要使用數據線的條數為1366*1=1366。在假設每個用于驅動TFT的源極的源集成電路(Source IC)能連接683條數據線時，則需要2個Source IC來實現對該1366條數據線的輸出電壓值進行控制。利用上述Dual Gate技術和Triple Gate技術盡管相對于上述Normal Gate技術在實現顯示相同分辨率的像素時，使用數據線的條數及source IC的個數減少了，然而，在追求液晶顯示器的高分辨率的情況下，使用上述Dual Gate技術和Triple Gate技術制作高分辨率的液晶顯示器中的陣列基板仍存在使用條數據線條數及source IC的數量較多的問題，使得制作源極驅動電路的工藝復雜度較高，不易實現。
技術實現思路
本專利技術實施例提供了一種陣列基板及顯示器，以解決現有技術中的陣列基板存在的使用數據線條數較多而導致的制作源極驅動電路的工藝復雜度較高，不易實現的問題。一種TFT陣列基板，所述TFT陣列基板上包括多條橫縱交叉的柵線和數據線，以及多個像素單元，所述像素單元包括多個子像素單元，所述子像素單元是由所述橫縱交叉的柵線和數據線圍設成的，每個所述子像素單元包括TFT和像素電極；針對共用同一根數據線的兩列像素單元，任一像素單元內，兩兩子像素單元使用的柵線不同，且任意兩個像素單元內，兩兩子像素單元使用的柵線不同，所述兩列像素單元中的任意一列像素單元包含至少一個像素單元。所述像素單元包括R子像素單元、G子像素單元和B子像素單元，使用相同柵線的兩個R子像素單元位于同一行，使用相同柵線的兩個G子像素單元位于同一行，使用相同柵線的兩個B子像素單元位于同一行。一種顯示器，所述顯示器包括上述TFT陣列基板。本專利技術實施例中，由于同一像素單元的各子像素單元共用一根數據線，且相鄰列的子像素單元共用一根數據線，使得TFT陣列基板在實現顯示相同分辨率的像素時，使用的數據線的條數較少，相應的，Source IC的使用數量也隨之減少，因此，降低了制作源極驅動電路的工藝復雜度。附圖說明圖I
技術介紹
中使用Normal Gate技術的TFT陣列基板結構示意圖
技術介紹
中使用Dual Gate技術的TFT陣列基板結構示意圖；圖3為
技術介紹
中使用Triple Gate技術的TFT陣列基板結構示意圖；圖4為本專利技術實施例一提供TFT陣列基板的結構示意圖；圖5為本專利技術實施例一提供TFT陣列基板的結構示意圖；圖6為本專利技術實施例一提供TFT陣列基板的結構示意圖；圖7為本專利技術實施例一提供TFT陣列基板的結構示意圖。具體實施例方式下面結合附圖對本專利技術實施例提供的技術方案進行描述。實施例一如圖4所示，為本專利技術實施例一提供的TFT陣列基板結構示意圖。TFT陣列基板400上形成有橫縱交叉的柵線40(圖4中對不同的柵線用G1、G2.....G2n(n=l、2、3.......)進行區分)和數據線41 (圖4中對不同的數據線用D1、D2.....Dm (m=l、2、3.......)進行區分)，所述柵線本文檔來自技高網...

【技術保護點】
一種薄膜晶體管TFT陣列基板，其特征在于，所述TFT陣列基板上包括多條柵線和多條數據線，以及多個像素單元，所述像素單元包括多個子像素單元，所述子像素單元是由所述橫縱交叉的柵線和數據線圍設成的，每個所述子像素單元包括TFT和像素電極；針對共用同一根數據線的兩列像素單元，任一像素單元內，兩兩子像素單元使用的柵線不同，且任意兩個像素單元內，兩兩子像素單元使用的柵線不同，所述兩列像素單元中的任意一列像素單元包含至少一個像素單元。

【技術特征摘要】

【專利技術屬性】
技術研發人員：閆巖，
申請(專利權)人：京東方科技集團股份有限公司，北京京東方顯示技術有限公司，
類型：發明
國別省市：