陣列基板和顯示裝置制造方法及圖紙

本實用新型專利技術公開了一種陣列基板和顯示裝置，涉及顯示技術領域，該陣列基板包括形成在基板上的若干柵線、數據線以及在所述柵線和數據線之間形成的若干薄膜晶體管像素結構，所述薄膜晶體管像素結構包括薄膜晶體管和顯示區域，所述顯示區域設置有公共電極，所述陣列基板還包括：與所述公共電極連接的至少一條公共電極線。該顯示裝置使用了上述的陣列基板。本實用新型專利技術的陣列基板避免了顯示畫面產生Crosstalk現象。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及顯示
，特別涉及一種陣列基板和顯示裝置。
技術介紹
高級超維場轉換技術(ADvanced Super Dimension Switch,簡稱ADS)是一種平面電場寬視角核心技術，其核心技術特性為通過同一平面內狹縫電極邊緣所產生的電場以及狹縫電極層與板狀電極層間產生的電場形成多維電場，使液晶盒內狹縫電極間、電極正上方所有取向液晶分子都能夠產生旋轉，從而提高了液晶工作效率并增大了透光效率。高級超維場轉換技術(ADS)可以提高TFT-IXD產品的畫面品質，具有高分辨率、高透過率、低 功耗、寬視角、高開口率、低色差、無擠壓水波紋(push Mura)等優點。其中R-ADS 技術(全稱 Retina display-ADvanced Super Dimension Switch,即視網膜顯示-高級超維場轉換技術)，是將ADS技術應用到視網膜顯示(Retina Display)之中的新技術，其核心技術特征為JfADS技術應用到視網膜顯示之中，使ADS顯示器件(如陣列基板或液晶面板)具備超高像素密度，即實現像素密度達到300PPI以上。利用R-ADS技術的顯示屏，將使人眼無法分辨出單獨像素，使圖像不再有顆粒感，顯示更逼真，可以讓觀看者有種看紙制品的感覺；同時，加之具備ADS的上述優點，因而具有廣闊的應用前景。隨著ADS技術，尤其是R-ADS技術的應用，對顯示效果的要求也越來越高。但是，生產當中的不良也成為了影響產品品質的重要因素，尤其是閃爍(flicker)，串擾(crosstalk)不良以及暗影等，很多產品在生產過程中都會遇到，一直沒有有效的手段來控制這些不良的發生，成為工藝設計上一大難題。ADS產品的存儲電容的波動一直是產生flicker的重要原因之一。因為現有的一些ADS產品的像素電極為每個像素相互獨立的塊狀，公共電極做成條(slit)狀，由于層之間的布局工藝偏差，導致兩個電極重疊面積的波動。如圖I所示，其中(a) (b)示出了層之間的布局工藝偏差，(b)中的塊狀的像素電極200相對于內有條狀孔洞10(V的公共電極100向左偏移，從而導致了存儲電容的波動而引起flicker。而本設計采用像素電極在上,公共電極在下，像素電極做成條狀，而公共電極連成一個整體，所以像素電極的偏移不會造成存儲電容的波動，從而有效降低了 flicker的發生，如圖I中(c)所示，像素電極200為條狀，200'為條狀孔洞，公共電極100為塊狀。上述ADS產品的公共電極形成整體，但是由于電阻較大的影響，會導致源漏(SD)信號線對公共電極的耦合效應無法及時被化解，導致公共電極的電壓變化，像素中的驅動的壓差就會產生差異，使顯示畫面產生crosstalk現象，影響了顯示效果。而應用上述技術方案的R-ADS技術，同樣存在crosstalk的問題。
技術實現思路
(一 )要解決的技術問題本技術要解決的技術問題是如何避免ADS顯示畫面中出現的Crosstalk現象。( 二 )技術方案為解決上述技術問題，本技術提供了一種陣列基板，包括形成在基板上的若干柵線、數據線以及在所述柵線和數據線之間形成的若干薄膜晶體管像素結構，所述薄膜晶體管像素結構包括薄膜晶體管和顯示區域，所述顯示區域設置有公共電極，所述陣列基板還包括與所述公共電極連接的至少一條公共電極線。其中，所述至少一條公共電極線位于薄膜晶體管像素結構的顯示區域，或者位于兩行相鄰的薄膜晶體管像素結構的交界處。其中，每行薄膜晶體管像素結構均對應設置有一條所述公共電極線。 其中，所述至少一條公共電極線通過N個位于陣列基板上的過孔與所述公共電極連接，其中，2 < N^A, A為由數據線劃分的多列薄膜晶體管像素結構的總列數。進一步地，所述N個過孔數間隔相同像素列數或間隔相同像素行數呈周期性排列。其中，由柵線劃分的多行薄膜晶體管像素結構中相鄰兩行薄膜晶體管像素結構的薄膜晶體管區域相鄰排列，所述相鄰兩行薄膜晶體管像素結構各自的顯示區域分別與與其相鄰行薄膜晶體管像素結構的顯示區域相鄰排列。其中，所述多行薄膜晶體管像素結構的每行薄膜晶體管像素結構均設有一條所述公共電極線。其中，顯示區域相鄰排列的兩行薄膜晶體管像素結構的兩行顯示區域僅設有一條所述公共電極線，所述公共電極線位于所述顯示區域相鄰排列的兩行薄膜晶體管像素結構的交界處。其中，所述薄膜晶體管像素結構中像素電極為條狀電極，所述公共電極為塊狀電極，所述像素電極和公共電極之間間隔有鈍化層。其中，所述公共電極為覆蓋整個陣列基板的塊狀電極。其中，所述像素電極與所述薄膜晶體管的漏電極通過通孔連接，所述公共電極上在所述通孔的周圍形成有直徑大于所述通孔的隔離孔。 其中，所述公共電極線與所述柵線位于同一層，且與柵線平行。其中，所述陣列基板為采用了視網膜顯示技術的陣列基板。本技術還提供了一種陣列基板的制作方法，包括以下步驟SI :在基板上形成柵線圖形和薄膜晶體管的柵極圖形的同時，在基板上形成至少一條公共電極線圖形；S2:在形成所述柵線圖形、柵極圖形和公共電極線圖形后，形成包括薄膜晶體管和位于所述薄膜晶體管之上的公共電極圖形、像素電極圖形及連接所述公共電極線圖形和公共電極圖形的第一過孔。其中,所述步驟S2具體包括在步驟SI之后的基板上形成薄膜晶體管；在形成薄膜晶體管之后的基板上依次形成阻擋層，并在所述阻擋層上對應所述公共電極線圖形的區域和薄膜晶體管的漏電極與所述像素電極的連接區域分別向下刻蝕形成所述第一過孔和用于連接漏電極與所述像素電極的第二過孔；沉積導電薄膜，且在所述導電薄膜上第二過孔的周圍通過構圖工藝形成隔離孔，以形成公共電極圖形；在形成公共電極圖形的基板上形成絕緣薄膜形成鈍化層，并在所述鈍化層上對應所述第二過孔的區域通過構圖工藝形成穿過所述鈍化層的套孔，所述套孔的直徑小于所述隔離孔的直徑，所述套孔和所述第二過孔構成連接像素電極與漏電極的通孔；沉積導電薄膜，通過構圖工藝形成條狀像素電極，且像素電極通過所述通孔連接漏電極。其中，所述步驟SI中形成所述柵線圖形和薄膜晶體管的柵極圖形時，使由柵線劃分的多行薄膜晶體管像素結構中相鄰兩行薄膜晶體管像素結構的柵極區域相鄰排列，所述相鄰兩行薄膜晶體管像素結構中各自的顯示區域分別與與其相鄰行薄膜晶體管像素結構 的顯示區域相鄰排列。其中，制作所述公共電極線圖形時，在顯示區域相鄰排列的兩行薄膜晶體管像素結構僅制作一條所述公共電極線，且所述公共電極線制作在所述相鄰排列的兩行薄膜晶體管像素結構的交界處。本技術還提供了一種顯示裝置，包括上述任一項所述的陣列基板。(三)有益效果本技術的陣列基板的薄膜晶體管像素結構中設置有與公共電極連接的公共電極線，從而極大地減小了公共電極的電阻，從而能夠及時消除源漏(SD)信號線對公共電極的耦合效應，因此不會導致公共電極的電壓變化，且像素中的驅動的壓差不會產生差異，從而避免了顯示畫面產生crosstalk現象。附圖說明圖I是現有技術中的陣列基板中像素電極和公共電極的設置示意圖；圖2是本技術實施例I的一種陣列基板結構的平面示意圖；圖3是實施例I中的陣列基板結構的截面示意圖；圖4是本技術實施例2的一種陣列基板結構示意圖；圖5是影響陣列基板像素開口率的原理示意圖；圖本文檔來自技高網...

【技術保護點】
一種陣列基板，包括形成在基板上的若干柵線、數據線以及在所述柵線和數據線之間形成的若干薄膜晶體管像素結構，所述薄膜晶體管像素結構包括薄膜晶體管和顯示區域，所述顯示區域設置有公共電極，其特征在于，所述陣列基板還包括：與所述公共電極連接的至少一條公共電極線。

【技術特征摘要】

【專利技術屬性】
技術研發人員：姜文博，董學，陳東，李成，徐宇博，陳小川，薛海林，陳希，張彌，李小和，
申請(專利權)人：北京京東方光電科技有限公司，
類型：實用新型
國別省市：