帶有低鉗位電壓的低電容瞬態電壓抑制器制造技術

本發明專利技術涉及一種帶有低鉗位電壓的低電容瞬態電壓抑制器，其包括，一個n+型襯底、一個在襯底上的第一外延層、一個形成在第一外延層中的掩埋層、一個在第一外延層上的第二外延層，以及一個形成在掩埋層下方的第一外延層中的植入層。植入層延伸到掩埋層上方。第一溝槽位于掩埋層的一邊以及植入層的一邊。第二溝槽位于掩埋層的另一邊，并且延伸到植入層中。第三溝槽位于植入層的另一邊。每個溝槽都內襯有電介質層。在第二外延層的頂面中，制備一組源極區。溝槽和源極區交替出現。在第二外延層中，制備一對植入區。

【技術實現步驟摘要】

本專利技術是關于集成電路的，更確切地說是關于瞬態電壓抑制器(TVS )。
技術介紹
瞬態電壓抑制器(TVS)是用于保護集成電路免遭過電壓損害 的器件。所設計的集成電路都是在電壓的正常范圍上工作的。然而，靜電放電(ESD)、電快速瞬變以及閃電等意外情況產生的不可預測、不可控的高電壓，會對電路造成嚴重損害。當這種高電壓產生吋，就需要TVS器件保護集成電路，規避這些可能會損壞集成電路的情況。隨著集成電路中配置的易受過電壓影響的器件不斷增多，對TVS保護的需求也不斷增長。典型的TVS應用在USB電源與數據線保護、數字視頻界面、高速以太網、筆記本電腦、監視器以及平板顯示器中。圖I表示配有ニ極管陣列的傳統TVS電路，通常用于高帶寬數據總線的靜電放電(ESD)保護。TVS電路100包括主穩壓ニ極管101以及兩套轉向ニ極管，即高端轉向ニ極管103和低端轉向ニ極管105。高端轉向ニ極管103連接到電壓源Vcc,低端轉向ニ極管105連接到接地端Gnd，輸入/輸出口 I/O連接在高端和低端轉向ニ極管之間。穩壓ニ極管101尺寸很大，作為從高壓端(即Vcc端)到地電壓端(即Gnd端)的雪崩ニ極管。當I/O (輸入/輸出)端接正電壓時，高端ニ極管提供正向偏壓，并被大穩壓ニ極管鉗位。這種TVS中對器件性能有許多要求。為了更好地保護連接到TVS上的集成電路，需要很低的鉗位電壓。低鉗位電壓將確保集成電路不受任何靜電放電(ESD)的影響。器件鉗位電壓極大地依賴于穩壓/雪崩ニ極管的擊穿電壓。因此，為了改善鉗位電壓，也要維持穩壓/雪崩ニ極管很低的擊穿電壓。在下文中，描述具有雪崩擊穿性能的ニ極管時，名詞“穩壓”和“雪崩”將可以互換，除了具有低鉗位電壓和低雪崩ニ極管擊穿電壓之外，還必須具有很低的整體器件電容。低器件電容相當于較大的容許帶寬，以及在器件運行時的插入損耗很低。為了降低成本，并且維持縮小后的集成電路的兼容性，這種TVS器件的晶片封裝尺寸也必須減小。圖2表示依據原有技術，一種傳統的瞬態電壓抑制器(TVS)器件200的剖面示意圖。這種傳統的TVS 200運行方式依據上述圖I所示的電路圖中的TVS 100。TVS 200形成在重摻雜的P+半導體襯底201上，p+半導體襯底201承載第一外延層203和第二外延層209。第一外延層203為輕摻雜的p-層。第一外延層203可以摻雜濃度在IO1Vcm3數量級上的硼。第二外延層209為極其輕摻雜的P-層。這個第二外延層209也可以摻雜硼，摻雜濃度較輕，在IO1Vcm3數量級上。由于第二外延層209的摻雜濃度會對高端轉向ニ極管HSD和低端轉向ニ極管LSD的電容產生重要的影響，因此必須將該層209的摻雜濃度設置得盡可能低(電容與摻雜濃度直接成正比)。轉向ニ極管HSD、LSD的電容將對TVS 200的整體電容產生很大的影響，其原因在于轉向ニ極管HSD、LSD與穩壓ニ極管并聯。因此，無論穩壓ニ極管的電容是怎樣，都可以利用轉向ニ極管HSD、LSD的電容有效地將TVS電容降低到所需值。η+掩埋層205形成在第一外延層203中。η+掩埋層205構成高端轉向ニ極管HSD的陰極，還將在下文中詳細介紹。P+植入層207植入在η+掩埋層205下方的第一外延層203中。將ρ+植入層207分成兩部分，其中高端轉向ニ極管HSD下方有ー個縫隙，以避免高端轉向ニ極管HSD下方產生很高的摻雜層。η+掩埋層205、ρ+植入層207、第一外延層203以及P+襯底201構成穩壓ニ極管。η+掩埋層205構成穩壓ニ極管的陰極，ρ+植入層207、第一外延層203以及ρ+襯底201 —起構成穩壓ニ極管的陽極。在第二外延層209和第一外延層203中形成ー組絕緣溝槽211、211’、211”，并用電介質材料(例如氧化硅)213填充。還可選擇，將電介質材料213內襯絕緣溝槽211、211’、211”，并用多晶硅填充(圖中沒有表示出)，以便于處理。配置絕緣溝槽211、211’、211”，使低端轉向ニ極管LSD與高端轉向ニ極管HSD絕緣，高端轉向ニ極管HSD與穩壓ニ極管集成。在第二外延層209中形成ー組η+源極區219、219’、219”。如圖所示，第一和第二源極區219、219’分別位于第一絕緣溝槽211的右側壁以及第ニ絕緣溝槽211’的左側壁附近。第三絕緣區219”位于第三絕緣溝槽211”的右側壁附近。第三絕緣區219”、第二外延層209、第一外延層203以及襯底201構成垂直低端轉向ニ極管LSD。第二外延層209、第一 外延層203以及襯底201 —起構成低端轉向ニ極管LSD的陽極，第三源極區219”構成低端轉向ニ極管LSD的陰極。低端轉向ニ極管LSD的陽極穿過襯底201，電連接到穩壓ニ極管的陽極。在第一和第二源極區219、219’之間的第二外延層209的頂層中，制備ー個P+植入區221。P+植入區221、第二外延層209以及η+掩埋層205形成高端ニ極管HSD。P+植入區221和第二外延層209 —起構成高端轉向HSD ニ極管的陽極，η+掩埋層205構成高端轉向ニ極管HSD的陰極。高端轉向ニ極管HSD的陰極穿過η+掩埋層205，電連接到穩壓ニ極管的陰極。此外，絕緣層(圖中沒有表示出)形成在第二外延層209上方，其中帶有用于金屬接頭的開ロ。Vcc墊(圖中沒有表示出)通過絕緣層中的開ロ，連接到穩壓ニ極管上方的第二源極區219’。η-型沉降區217可以形成在第二源極區219’和η+掩埋層205之間，使穩壓ニ極管在器件200頂面上形成ー個接頭。在反向模式下，η-型沉降區217作為PN結的ー部分，可以用于改善正負模式下N+源極到襯底201的鉗位性能。I/O墊(圖中沒有表示出)穿過絕緣層中的另ー個開ロ，連接到P+植入區221 (即高端轉向ニ極管的陽極)。此外，第ニ I/O墊(圖中沒有表示出)通過絕緣層中的另ー個開ロ，連接到第三源極區219”(即低端轉向ニ極管的陰極)。如上所述，傳統的TVS 200運行和工作方式參見圖I中的電路圖。傳統的TVS 200具有許多良好的器件性能。例如，傳統的TVS 200位于P-型襯底201上，使襯底作為地線，有利于轉向ニ極管HSD、LSD和穩壓ニ極管輕松集成。此外，傳統的TVS 200由于第二外延層209的輕摻雜，因此具有低電容，并且轉向ニ極管和穩壓ニ極管的垂直集成，使器件的封裝尺寸很小。盡管傳統的TVS 200具有許多良好的器件性能，但是仍然存在許多不良的器件性能，使其不夠理想。對于所有的TVS器件來說，都需要低鉗位電壓，以便為它所連接的集成電路提供更好地保護。TVS的鉗位電壓與穩壓ニ極管的擊穿電壓成正比，因此受到穩壓ニ極管的擊穿性能的限制。P+植入層207在穩壓ニ極管結處的摻雜濃度，決定了穩壓ニ極管的擊穿電壓。雖然，増大P+植入層的摻雜濃度，會降低穩壓ニ極管擊穿電壓，但是存在ー個特定的閾值，進一步增大摻雜濃度會產生巨大的反向漏電流，有可能會損壞器件。因此，在傳統的TVS 200中，很難將穩壓ニ極管的擊穿電壓降到6V以下。許多應用都要求Vcc為3V或更低，這種TVS 200是無法滿足要求的。因此，必須制備ー種具有改良的擊穿電壓以及鉗位電壓性能的TVS器件，同時保持傳統TVS 200的低電容和微型器件封裝尺寸。專利技術內本文檔來自技高網...

【技術保護點】
一種瞬態電壓抑制器，其特征在于，包括：？？？？？a）一個n？型半導體襯底；？？？？b）在襯底上的一個n？型半導體材料的第一外延層；？？？？c）位于第一外延層中的一個n？型半導體材料的掩埋層；？？？？d）位于掩埋層下方的第一外延層中的一個p？型半導體材料的植入層，該植入層橫向延伸到掩埋層之外，掩埋層、植入層、第一外延層以及襯底構成一個NPN結；？？？？e）位于第一外延層上方的一個p？型材料的第二外延層；？？？？f）形成在第二外延層和第一外延層中的一組溝槽，其中每個溝槽都至少內襯有電介質材料，這組溝槽包括在掩埋層的一邊緣和植入層的一邊緣處的第一溝槽、在掩埋層另一邊緣并延伸到植入層中的第二溝槽、以及在植入層另一邊緣的第三溝槽，其中第二溝槽位于第一和第三溝槽之間；以及？？？？g）形成在第二外延層頂面中的一組n？型半導體材料的一組源極區，這組源極區包括位于第一和第二溝槽之間的第一和第二源極區、位于第二和第三溝槽之間的第三源極區，以及一個第四源極區，其中第三溝槽位于第三和第四源極區之間；以及？？？？h）形成在第二外延層中的一對p？型半導體材料的一對植入區，這對植入區包括位于第一源極區和第二源極區之間的第一植入區、以及位于第三溝槽和第三溝槽側壁附近的第三源極區之間的第二植入區，其中掩埋層、第二外延層以及第一植入區構成垂直PN結，第三源極區、第二外延層以及第二植入區構成橫向PN結。...

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：管靈鵬，馬督兒·博德，安荷·叭剌，胡軍，韋恩·F·英格，
申請(專利權)人：萬國半導體股份有限公司，
類型：發明
國別省市：