ESD保護元件制造技術

本發明專利技術公開一種ESD保護元件。該ESD保護元件包括：MOS晶體管，其并排配置有源極區、柵極及漏極區；第1硅化物層，其形成于所述源極區的表面上；第2硅化物層，其形成于所述漏極區的表面上；第1連接部，其形成于所述第1硅化物層上；以及第2連接部，其形成在所述第2硅化物層上，且不與所述第1連接部對置；其中，所述第1硅化物層形成為在所述源極區上擴張至與所述第2連接部對置的區域，所述第2硅化物層形成為在所述漏極區上擴張至與所述第1連接部對置的區域。

【技術實現步驟摘要】
ESD保護元件
本專利技術涉及靜電放電(Electro-StaticDischarge：ESD)保護元件，更詳細地，涉及保護內部電路免受靜電放電應力電流(ESDstresscurrent)損傷的ESD保護元件。
技術介紹
一般，靜電放電(Electro-StaticDischarge：ESD)保護電路為了防止從帶電的人體或機器流入半導體元件內部的靜電放電應力電流(ESDstresscurrent)導致的內部電路的損傷而設置在半導體元件內的輸入輸出焊盤(pad)及電源/接地焊盤與內部電路之間。根據系統芯片(systemonchip)而集成度越高，則ESD保護元件所占的面積在決定半導體芯片的整體大小時所占的比重越大。另外，從ESD保護電路作為決定芯片性能的重要因素而發揮作用的方面來看，ESD保護元件的重要性逐漸升高。很多情況下，ESD保護元件使用N-型MOSFET(gategroundedN-typeMOSFET：GGNMOS)，該N-型MOSFET將柵極、源極和本體連接成一體，并將其連接在接地電壓節點Vss上，接地線(Vss)和電源線(Vdd)通過觸頭(contact)分別連接在源極和漏極。此時，正常情況下，在漏極區域和源極區域內配置觸頭，為了降低觸頭電阻，在觸頭周圍形成硅化物層(silicide)。相互競爭對半導體芯片的縮小的氛圍中，為了節省形成電源及接地線的區域的面積，在GGNMOS上部配置電源線和接地線時，由于只在源極和漏極的一部分區域配置觸頭，并在觸頭周圍形成硅化物層，因此只通過對置的距離最小的觸頭而形成電流通路(currentpath)。因此，ESD應力電流集中到特定觸頭，ESD元件在初期就被破壞，使ESD應力電流不能順利地流到半導體芯片外部，所以存在規范(specification)中所要求的ESD水準降低的問題。
技術實現思路
本專利技術是為了解決上述問題而提出的，本專利技術的目的是提供一種ESD保護元件，使其用于將流入半導體元件的ESD應力電流向外部放出。為了達到上述目的，根據本專利技術的ESD保護元件包括：MOS晶體管，其并排配置有源極區、柵極及漏極區；第1硅化物層，其形成于上述源極區的表面上；第2硅化物層，其形成于上述漏極區的表面上；第1連接部，其形成于上述第1硅化物層上；以及第2連接部，其形成在上述第2硅化物層上，且不與上述第1連接部對置；其中，上述第1硅化物層形成為在上述源極區上擴張至與上述第2連接部對置的區域，上述第2硅化物層形成為在上述漏極區上擴張至與上述第1連接部對置的區域。此時，還包括第1金屬部和第2金屬部，上述第1金屬部和第2金屬部與上述MOS晶體管的表面隔離，在與上述源極區、上述柵極和上述漏極區的配置方向垂直的方向上并排配置，上述第1連接部和第2連接部可以分別與上述第1金屬部和第2金屬部連接。此時，上述第1金屬部可以與接地端子連接，上述第2金屬部可以與流入ESD應力電流(stresscurrent)的電源端子連接。另一方面，上述第1金屬部和第2金屬部可以配置成互相隔離至少0.23μm。另一方面，還可以包括絕緣層，上述絕緣層配置在上述第1金屬部和上述第2金屬部與上述MOS晶體管之間。此時，上述第1連接部和第2連接部可以分別包括貫通上述絕緣層的至少一個觸頭(contact)。另一方面，上述第1硅化物層可以以上述源極區的中心部為基準以規定大小形成，使得從上述源極區的邊界露出一定范圍的源極區；上述第2硅化物層可以以上述漏極區的中心部為基準以規定大小形成，使得從上述漏極區的邊界露出一定范圍的漏極區。另一方面，優選上述第2連接部與上述柵極之間的間距比上述第1連接部與上述柵極之間的間距寬。另一方面，上述第1連接部可以從上述柵極隔開0.11μm～1μm而形成，上述第2連接部可以從上述柵極隔開1μm～5μm而形成。另一方面，上述第1金屬部和第2金屬部可以配置在相同層上。另一方面，上述MOS晶體管優選為柵極-接地(gate-grounded)NMOS晶體管。另一方面，還可以包括注入(implant)區，上述注入區是在上述漏極區的下部注入與上述漏極區不同類型的摻雜劑而形成的。另一方面，上述MOS晶體管優選為高電壓柵極-接地(highvoltagegate-grounded)NMOS晶體管。此時，還可以包括：第1漂移區，其是在上述漏極區上摻雜低濃度雜質而形成的；以及第2漂移區，其是在上述源極區上摻雜低濃度雜質而形成的。此時，上述第1漂移區可以具有與上述漏極區相同的摻雜類型，上述第2漂移區可以具有與上述源極區相同的摻雜類型。另一方面，還可以包括注入區，上述注入區是在上述第1漂移區上注入與上述第1漂移區不同類型的摻雜劑而形成。此時，上述邏輯阱注入區可以為倒阱，上述倒阱是在上述第1漂移區內以不同能量將雜質多步離子注入而形成的。另一方面，上述MOS晶體管優選為包括兩個以上的柵極的多觸點(multifinger)結構。另一方面，上述柵極可以包括形成在上述柵極上的硅化物層區。因此，根據本專利技術的多種實施例，可以將ESD應力電流放出到半導體元件的外部，從而可以保護內部電路免受外部靜電的損傷。附圖說明圖1是用于說明根據本專利技術的一實施例的ESD保護元件中的ESD應力電流的流動的俯視圖。圖2a和圖2b是根據本專利技術的一實施例的ESD保護元件整體的俯視圖。圖3～圖7是用于說明根據本專利技術的一實施例的ESD保護元件的結構的圖。圖8是顯示根據本專利技術的一實施例的ESD保護元件的測定結果的曲線圖。圖9a是用于說明ESD保護元件的工作的電路。圖9b是在ESD保護元件由GGNMOS來實現時，顯示電壓和電流的關系的曲線圖。圖10是根據本專利技術的另一實施例的ESD保護元件的剖視圖。圖11a～圖12b是用于說明本專利技術另一實施例的ESD保護元件的圖。符號說明110：第1金屬部，120：第2金屬部130：源極區，140：漏極區150：柵極，160：第1連接部170：第2連接部，180：第1硅化物層190：第2硅化物層具體實施方式以下參照附圖更詳細地說明本專利技術。圖1是用于說明根據本專利技術的一實施例的ESD保護元件中的ESD應力電流的流動的俯視圖。圖1中圖示的ESD保護元件是使用在具有1-8V范圍工作電壓的低電壓(lowvoltage)元件上的ESD保護元件，特別是可以在1.8V、3.3V、5V中使用。并且，可以直接利用在低電壓(lowvoltage)元件上使用的CMOS工序來制造ESD保護元件。參照圖1，為了便于說明，沒有圖示分別連接在源極區130和漏極區140的第1金屬部(圖2b的110)和第2金屬部(圖2b的120)，箭頭方向表示ESD應力電流(ESDstresscurrent)的流向。ESD應力電流流入漏極區140的第2連接部170后，在具有第2連接部170的漏極區和具有第1連接部160的源極區之間形成BJT電流通路(BJTcurrentpath)，流入的ESD應力電流通過源極區130的第1連接部160向外部放出。此時，如同本專利技術，在源極區130上形成第1硅化物層180，使其包括包圍第1連接部160的區域181和擴張區183的全部，在漏極區140上形成第2硅化物層190，使其包括包圍第2連接部170的區域191和擴張區193的全部，如此則能夠形成本文檔來自技高網...

【技術保護點】
一種ESD保護元件，其特征在于，包括：MOS晶體管，其并排配置有源極區、柵極及漏極區；第1硅化物層，其形成于所述源極區的表面上；第2硅化物層，其形成于所述漏極區的表面上；第1連接部，其形成于所述第1硅化物層上；以及第2連接部，其形成在所述第2硅化物層上，且不與所述第1連接部對置；其中，所述第1硅化物層形成為在所述源極區上擴張至與所述第2連接部對置的區域，所述第2硅化物層形成為在所述漏極區上擴張至與所述第1連接部對置的區域。

【技術特征摘要】
2011.07.01 KR 10-2011-00656091.一種ESD保護元件，其特征在于，包括：MOS晶體管，其并排配置有源極區、柵極及漏極區；第1硅化物層，其形成于所述源極區的表面上；第2硅化物層，其形成于所述漏極區的表面上；第1連接部，其形成于所述第1硅化物層上；以及第2連接部，其形成在所述第2硅化物層上，且不與所述第1連接部對置；其中，所述第1硅化物層形成為在所述源極區上擴張至與所述第2連接部對置的區域，所述第2硅化物層形成為在所述漏極區上擴張至與所述第1連接部對置的區域。2.根據權利要求1所述的ESD保護元件，其特征在于，還包括第1金屬部和第2金屬部，所述第1金屬部和第2金屬部與所述MOS晶體管的表面隔離，在與所述源極區、所述柵極和所述漏極區的配置方向垂直的方向上并排配置，所述第1連接部和第2連接部分別與所述第1金屬部和第2金屬部連接。3.根據權利要求2所述的ESD保護元件，其特征在于，所述第1金屬部與接地端子連接，所述第2金屬部與流入ESD應力電流的電源端子連接。4.根據權利要求2所述的ESD保護元件，其特征在于，所述第1金屬部和第2金屬部互相隔離至少0.23μm而配置。5.根據權利要求2所述的ESD保護元件，其特征在于，還包括絕緣層，所述絕緣層配置在所述第1金屬部和所述第2金屬部與所述MOS晶體管之間。6.根據權利要求5所述的ESD保護元件，其特征在于，所述第1連接部和第2連接部分別包括貫通所述絕緣層的至少一個觸頭。7.根據權利要求1所述的ESD保護元件，其特征在于，所述第1硅化物層以所述源極區的中心部為基準以規定大小形成，使得從所述源極區的邊界露出一定范圍的源極區；所述第2硅化物層以所述漏極區的中心部為基準以規定大小形成，使得從所述漏極區的邊界露出一...

【專利技術屬性】
技術研發人員：金泰勛，
申請(專利權)人：美格納半導體有限會社，
類型：發明
國別省市：