一種半導體器件制造技術

本實用新型專利技術的實施例公開了一種半導體器件，包括：基底，該基底包括本體層；位于本體層表面內的主結和場限環，主結的深度大于場限環的深度。本實用新型專利技術實施例提供的半導體器件通過在不同的光刻步驟下，先后形成主結和場限環，并使主結結深大于場限環結深，從而降低了主結處的峰值電場，同時使主結對氧化層中各類電荷的敏感度下降，最終提高了器件的耐壓性。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及半導體制造
，尤其涉及一種半導體器件。
技術介紹
高壓功率半導體器件，如Trench MOS (溝槽半導體場效應管)、VDMOS (垂直雙擴散金屬-氧化物半導體場效應晶體管)、IGBT (絕緣柵雙極型晶體管)等，由于其工作頻率高、開關速度快、控制效率高等特點，在電カ電子領域得到越來越廣泛的應用。功率半導體器件最主要的特點之一是其阻斷高壓的能力。根據應用場合的不同，其擊穿電壓的范圍可以從用于電源的25V以下到用于電カ傳輸和分配的6.5kV以上。器件阻斷高壓的能力主要取決于器件結構中特定PN結de印well (深阱)的反偏擊穿電壓。在功率半導體器件中，受PN結彎曲或PN結終止處表面非理想因素的影響，反偏擊穿電壓受限于發生在表面附近或結彎曲處局部區域相對于體內平行平面結提前出現的擊穿現象。終端保護結構就是為了減小局部電場、提高表面擊穿電壓及可靠性、使器件實際擊穿電壓更接近平行平面結理想值而設計的特殊結構。現有技術中的終端結構的設計是在器件邊緣設置與主結一起擴散形成的場限環(Field Limiting Ring,簡稱FLR),其結構如圖1所示,包括本體層100、位于本體層100表面內的場截止環101、場限環102、主結103、覆蓋在主結103和場限環102表面上的絕緣介質層104、位于本體層100背面的集 電極105、覆蓋在主結103表面上的電極106。由于主結103與場限環102同時形成，所以二者具有相同的摻雜類型、摻雜濃度及結深。在這種結構中，影響擊穿電壓大小的參數包括:場限環102的間距、結深、環的寬度及環的個數等，通過選取適當的參數，使得主結與環結的電場強度同時達到臨界擊穿電場，則可以獲得最高的擊穿電壓。但是，在長期應用過程中發現，現有技術中的場限環終端結構的耐壓能力仍不能滿足逐漸提高的器件耐壓需求。
技術實現思路
有鑒于此，本技術提供了一種半導體器件，以達到降低主結處峰值電場，提高半導體器件耐壓性的目的。為實現上述目的，本技術提供如下技術方案:一種半導體器件，包括:基底，所述基底包括本體層；位于所述本體層表面內的主結和場限環，所述主結的深度大于所述場限環的深度。優選的，所述主結和場限環是在不同的光刻步驟中形成的。優選的，所述主結的深度比所述場限環的深度大2 10i!m。優選的，所述主結和場限環的摻雜類型相同。優選的，所述主結的摻雜濃度大于、小于或等于場限環的摻雜濃度。優選的，所述場限環摻雜類型與本體層的摻雜類型相反。優選的，以上任一優選方案所述的半導體器件還包括，位于所述半導體器件邊緣的場截止環，所述場限環位于所述半導體器件的主結和所述場截止環之間。優選的，以上所述的半導體器件還包括:覆蓋在所述場限環表面和主結表面上的絕緣介質層；覆蓋在所述場限環表面和絕緣介質層表面上的場板，所述場板與所述場限環電性相連；覆蓋在所述主結表面上的電極，所述電極與所述主結電性相連。優選的，所述場板的材料為金屬或多晶硅。優選的，以上所述的半導體器件還包括，位于所述本體層背面的集電極。與現有技術相比，上述技術方案具有以下優點:現有技術中，由于PN結的底部是ー個平面(以下將該平面稱為平面結)，側面近似為1/4圓柱曲面(以下將該圓柱曲面簡稱為柱面結)，而柱面結會引起電場的集中，使得柱面結的電場比平面結的電場強度大，導致擊穿比較容易發生在柱面結區域，即柱面結區域為主結最薄弱區域。本技術提供的半導體器件通過在不同的光刻步驟下，先后形成主結和場限環，并使主結結深大于場限環結深，從而使主結處柱面結的邊緣曲率較現有技術中減小，更接近平面結，這也就使柱面結處的能夠承受的電場強度變大，進而使主結處所能承受的電場強度増大，也就是說本技術的技術方案降低了主結處的峰值電場，最終提高了器件的耐壓性。并且，現有技術中，由于在絕緣介質層中，一般含有一定數量的正電荷，當終端承受反向耐壓時，絕緣介質層中電場的方向從場截止環指向主結，所以介質層中的正電荷會向靠近主結的位置集中，使主結處的電場強度較場限環處的大，導致擊穿比較容易發生在主結區域，即主結區域為氧化層電荷的敏感區域。本技術提供的半導體器件由于主結結深大于場限環結深，主結與場限環之間幾何深度的差別增加了電場子垂直方向的延伸，進ー步増加了主結處電場的垂直方向分量，降低了電場的水平方向分量，這樣的作用效果不僅降低了器件在主結位置的峰值電場，還可以將峰值電場從器件的表面區延伸至器件的體區，使主結對氧化層中各類電荷的敏感度下降，因此主結處所能承受的電場強度増大，也就是說本技術的技術方案降低了主結處的峰值電場，最終提高了器件的耐壓性。附圖說明通過附圖所示，本技術的上述及其它目的、特征和優勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本技術的主旨。圖1為現有技術中半導體器件的剖面圖；圖2為本技術實施例一公開的半導體器件的剖面圖；圖3為現有技術主結處電場分布與本實施例ー主結處電場分布的對比示意圖；圖4為主結位置的電場在主結結深大于、小于和等于場限環結深的情況下變化的仿真圖；圖5為某ー深度處的主結和場限環的電場在主結結深大于、小于和等于場限環結深的情況下變化的仿真圖；圖6為本技術實施例ニ公開的半導體器件的剖面圖。具體實施方式正如
技術介紹
部分所述，現有技術的場限環終端結構耐壓能力較差，而器件耐壓能力的高低是與其結構和制作エ藝相關的，由于現有技術中場限環終端結構的主結和場限環是在相同的光刻步驟下形成的，所以具有相同的摻雜類型、摻雜濃度及結深。其工作原理為:當集電極105相對于電極106加正壓并且電壓不斷加大時，耗盡區首先在主結103形成。通過合理選擇主結103和第一個場限環102之間的距離，使得主結103發生雪崩擊穿之前，主結103的耗盡區與第一個場限環102的耗盡區相連。由于場限環的電場與主結電場方向相同，兩個電場相互迭加來形成壓降。依次類推，在第一個場限環102發生雪崩擊穿之前，第一個場限環與第二個場限環的耗盡區相連。簡單來說，現有技術中，通過器件邊緣設置場限環來分擔主結所承受的電場，以此提高器件的耐壓性。但是，在實際應用中發現，擊穿較容易發生在主結柱面結區域107。專利技術人研究發現，形成上述問題的原因主要有3點:(I)由于擴散結的底部是ー個平面，側面近似為1/4圓柱曲面，而柱面結會引起電場的集中，使得柱面結的電場比平面結的電場強度大，導致擊穿更容易發生在柱面結區域；(2)現有技術這種場限環終端結構容易受到界面不穩定性和氧化層界面電荷的影響。由于氧化層中電場從場限環指向主結，因此氧化層中的正電荷更容易在主結位置集中，使主結成為擊穿薄弱區，導致擊穿容易發生在主結柱面結區域107 ; (3)由于場限環的間距、結深、環的寬度及環的個數都會影響到半導體器件的擊穿電壓的大小，設計時考慮因素復雜，環間距或者環寬度的選擇過小容易造成電勢降集中的主結ー側，導致擊穿容易發生在主結柱面結區域107。如果在傳統的場限環上增加金屬或者多晶硅材質的場板，雖然場板與場限環結合的結構能夠屏蔽氧化層中各類電荷對主結的較大影響，有效降低主結位置的峰值電場，但是這種結構會使主結和第一級場限環之間的距離較大，増加了終端的面本文檔來自技高網...

【技術保護點】
一種半導體器件，其特征在于，包括：?基底，所述基底包括本體層；?位于所述本體層表面內的主結和場限環，所述主結的深度大于所述場限環的深度。

【技術特征摘要】
1.一種半導體器件，其特征在于，包括: 基底，所述基底包括本體層； 位于所述本體層表面內的主結和場限環，所述主結的深度大于所述場限環的深度。2.根據權利要求1所述的半導體器件，其特征在于，所述主結和場限環是在不同的光刻步驟中形成的。3.根據權利要求2所述的半導體器件，其特征在于，所述主結的深度比所述場限環的深度大2 IOu m。4.根據權利要求2所述的半導體器件，其特征在于，所述主結和場限環的摻雜類型相同。5.根據權利要求2所述的半導體器件，其特征在于，所述主結的摻雜濃度大于、小于或等于場限環的摻雜濃度。6.根據權利要求2所述的半導體器件，其特征在于，所述場限環摻雜類型與...

【專利技術屬性】
技術研發人員：褚為利，朱陽軍，吳振興，盧爍今，田曉麗，
申請(專利權)人：中國科學院微電子研究所，
類型：新型
國別省市：北京;11