半導(dǎo)體器件及其形成方法技術(shù)

一種半導(dǎo)體器件及其形成方法。所述形成方法包括：提供半導(dǎo)體襯底；在半導(dǎo)體襯底上依次形成刻蝕阻擋層、超低k介質(zhì)層和保護(hù)層，保護(hù)層的介電常數(shù)范圍包括：2.2～2.5，保護(hù)層具有致密的結(jié)構(gòu)；依次刻蝕保護(hù)層、超低k介質(zhì)層和刻蝕阻擋層至露出半導(dǎo)體襯底，形成溝槽；在溝槽中填充滿金屬層；對(duì)金屬層進(jìn)行平坦化處理，并去除部分保護(hù)層，剩余的保護(hù)層的上表面與金屬層的上表面齊平。所述半導(dǎo)體器件包括：半導(dǎo)體襯底；依次位于半導(dǎo)體襯底上的刻蝕阻擋層、超低k介質(zhì)層和保護(hù)層；位于半導(dǎo)體襯底上，且依次被保護(hù)層、超低k介質(zhì)層和刻蝕阻擋層所包圍的金屬布線層或?qū)щ姴迦１景l(fā)明專利技術(shù)可以提高半導(dǎo)體器件的穩(wěn)定性和可靠性。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)涉及半導(dǎo)體制造
，尤其涉及的是一種。
技術(shù)介紹
隨著半導(dǎo)體器件不斷向高密度、高集成化以及高性能方向發(fā)展，半導(dǎo)體技術(shù)也不斷向深微米方向發(fā)展，對(duì)制造工藝和材料提出了更高的要求。目前在半導(dǎo)體制造工藝中，為了連接各個(gè)部件構(gòu)成集成電路，通常使用具有相對(duì)高導(dǎo)電率的金屬材料例如銅進(jìn)行布線，也就是金屬布線。而用于金屬布線之間連接的通常為導(dǎo)電插塞?，F(xiàn)有導(dǎo)電插塞通過通孔工藝或雙鑲嵌工藝形成。在現(xiàn)有形成銅布線或?qū)щ姴迦倪^程中，通過刻蝕介質(zhì)層形成溝槽或通孔，然后于溝槽或通孔中填充導(dǎo)電物質(zhì)。然而，當(dāng)特征尺寸達(dá)到32納米及以下的工藝的時(shí)候，在制作銅布線或?qū)щ姴迦麜r(shí)，為防止RC效應(yīng)，須使用超低介電常數(shù)(Ultra low k，ULK)的介電材料作為介質(zhì)層(所述超低k為介電常數(shù)小于等于2.5)。更多關(guān)于ULK的技術(shù)方案可參考申請(qǐng)?zhí)枮閁S201113023315的美國(guó)專利申請(qǐng)。在半導(dǎo)體器件的后段制作過程中，在制作銅金屬布線過程中采用超低k介質(zhì)層的工藝如圖1至圖4所示。如圖1所示，提供半導(dǎo)體襯底10，所述半導(dǎo)體襯底10上形成有如晶體管、電容器、導(dǎo)電插塞等結(jié)構(gòu)；在半導(dǎo)體襯底10上形成刻蝕阻擋層20 ;在刻蝕阻擋層20上形成超低k介質(zhì)層30 ;在超低k介質(zhì)層30上形成抗反射層(BARC) 40 ;在抗反射層40上涂覆光刻膠層50 ;經(jīng)過曝光顯影工藝，在光刻膠層50上定義出開口的圖案。如圖2所示，以光刻膠層50為掩膜，沿開口的圖案刻蝕超低k介質(zhì)層30至露出半導(dǎo)體襯底10，形成溝槽60。如圖3所示，去除光刻膠層50和抗反射層40 ;用濺鍍工藝在超低k介質(zhì)層30上形成銅金屬層70，且所述銅金屬層70填充滿溝槽。如圖4所示，采用化學(xué)機(jī)械研磨法(CMP)平坦化銅金屬層70至露出超低k介質(zhì)層30,形成金屬布線層70a。但是現(xiàn)有技術(shù)在超低k介質(zhì)層中形成金屬布線或?qū)щ姴迦麜r(shí),超低k介質(zhì)層的介電常數(shù)k值會(huì)發(fā)生漂移，從而導(dǎo)致超低k介質(zhì)層電容值發(fā)生變化(如超低k介質(zhì)層的電容比低k介質(zhì)層電容高出40% )，使半導(dǎo)體器件的穩(wěn)定性和可靠性產(chǎn)生嚴(yán)重問題。因此，如何在制作金屬布線層或?qū)щ姴迦麜r(shí)，防止超低k介質(zhì)層的介電常數(shù)k值發(fā)生漂移就成為本領(lǐng)域技術(shù)人員亟待解決的問題。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)解決的問題是提供一種，防止在制作金屬布線層或?qū)щ姴迦麜r(shí)，超低k介質(zhì)層的介電常數(shù)k值發(fā)生漂移，導(dǎo)致半導(dǎo)體器件的穩(wěn)定性和可靠性問題。為解決上述問題，本專利技術(shù)提供了一種半導(dǎo)體器件的形成方法，包括步驟:提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上依次形成刻蝕阻擋層、超低k介質(zhì)層和保護(hù)層，所述保護(hù)層的介電常數(shù)范圍包括:2.2 2.5，所述保護(hù)層具有致密的結(jié)構(gòu)；依次刻蝕所述保護(hù)層、超低k介質(zhì)層和刻蝕阻擋層至露出所述半導(dǎo)體襯底，形成溝槽；在所述溝槽中填充滿金屬層；對(duì)所述金屬層進(jìn)行平坦化處理，并去除部分保護(hù)層，剩余的保護(hù)層的上表面與金屬層的上表面齊平?？蛇x地，所述超低k介質(zhì)層的介電常數(shù)為小于或等于2.5?？蛇x地，所述超低k介質(zhì)層的材料為SiOCH?？蛇x地，所述保護(hù)層的材料包括氮化硼。可選地，所述保護(hù)層的厚度范圍包括250A 1000A?？蛇x地，所述剩余的保護(hù)層的厚度大于或等于50 A。可選地，所述金屬層的材料包括銅?？蛇x地，所述半導(dǎo)體器件的形成方法還包括:在形成溝槽之前，在所述保護(hù)層上依次形成絕緣層、抗反射層和光刻膠層；對(duì)所述光刻膠層進(jìn)行圖案化處理，形成開口圖形；以所述光刻膠層為掩模，沿開口圖形依次刻蝕所述抗反射層、絕緣層、保護(hù)層、超低k介質(zhì)層和刻蝕阻擋層至露出所述半導(dǎo)體襯底，形成溝槽；在所述溝槽中填充滿金屬層之前，依次去除所述光刻膠層和抗反射層；在對(duì)所述金屬層進(jìn)行平坦化處理時(shí)，去除所述絕緣層?？蛇x地，所述半導(dǎo)體器件的形成方法還包括:在形成溝槽之前，在所述保護(hù)層上依次形成抗反射層和光刻膠層；對(duì)所述光刻膠層進(jìn)行圖案化處理，形成開口圖形；以所述光刻膠層為掩模，沿開口圖形依次刻蝕所述抗反射層、保護(hù)層、超低k介質(zhì)層和刻蝕阻擋層至露出所述半導(dǎo)體襯底，形成溝槽；在所述溝槽中填充滿金屬層之前，依次去除所述光刻膠層和抗反射層。為了解決上述問題，本專利技術(shù)還提供了一種半導(dǎo)體器件，包括:半導(dǎo)體襯底；依次位于所述半導(dǎo)體襯底上的刻蝕阻擋層、超低k介質(zhì)層和保護(hù)層，所述保護(hù)層的介電常數(shù)范圍包括:2.2 2.5，所述保護(hù)層具有致密的結(jié)構(gòu)；位于所述半導(dǎo)體襯底上，且依次被所述保護(hù)層、超低k介質(zhì)層和刻蝕阻擋層所包圍的金屬布線層或?qū)щ姴迦？蛇x地，所述保護(hù)層的材料包括氮化硼?？蛇x地，所述保護(hù)層的厚度范圍大于或等于50 A且小于1000A。可選地，所述超低k介質(zhì)層的介電常數(shù)為小于或等于2.5?？蛇x地，所述超低k介質(zhì)層的材料為SiOCH。可選地，所述金屬布線層或?qū)щ姴迦牟牧习ㄣ~。與現(xiàn)有技術(shù)相比，本專利技術(shù)具有以下優(yōu)點(diǎn):在形成半導(dǎo)體器件時(shí)，在超低k介質(zhì)層上形成保護(hù)層，所述保護(hù)層的介電常數(shù)范圍包括2.2 2.5，且所述保護(hù)層具有致密的結(jié)構(gòu)，并在溝槽中填充滿金屬層后，對(duì)金屬層進(jìn)行平坦化處理的過程中去除部分保護(hù)層，使剩余的保護(hù)層的上表面與所述金屬層的上表面齊平，即在使金屬層的上表面平坦化的過程中，不直接接觸超低k介質(zhì)層，從而不會(huì)對(duì)超低k介質(zhì)層的介電常數(shù)造成影響，避免了超低k介質(zhì)層的介電常數(shù)發(fā)生漂移的可能性；且剩余的保護(hù)層的介電常數(shù)與超低k介質(zhì)層的介電常數(shù)相對(duì)應(yīng)，不影響半導(dǎo)體器件的性能，最終提高了半導(dǎo)體器件的穩(wěn)定性和可靠性。附圖說明圖1至圖4為現(xiàn)有技術(shù)形成包含超低k介質(zhì)層的金屬布線的示意圖；圖5是本專利技術(shù)半導(dǎo)體器件的形成方法具體實(shí)施方式流程示意圖；圖6至圖14是本專利技術(shù)實(shí)施例一半導(dǎo)體器件的形成方法的示意圖；圖15至圖19是本專利技術(shù)實(shí)施例二半導(dǎo)體器件的形成方法的示意圖。具體實(shí)施例方式為使本專利技術(shù)的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本專利技術(shù)的具體實(shí)施方式做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本專利技術(shù)，但是本專利技術(shù)還可以采用其他不同于在此描述的其它方式來實(shí)施，因此本專利技術(shù)不受下面公開的具體實(shí)施例的限制。在深亞微米以下的工藝，在后段工藝中制作金屬布線層或?qū)щ姴迦麜r(shí)，采用超低k介電材料作為介質(zhì)層過程中，專利技術(shù)人發(fā)現(xiàn)由于超低k介質(zhì)層是多孔材料(圖1至圖4所示)，因此在采用CMP工藝平坦化介質(zhì)層的過程中，介質(zhì)層內(nèi)的孔曝露，CMP工藝中使用的雙氧水(H2O2)會(huì)反應(yīng)去除超低k介質(zhì)層中的CH3+,導(dǎo)致超低k介質(zhì)層的介電常數(shù)k值發(fā)生偏移(通常平坦化后k值會(huì)由2.5偏移至2.8)，進(jìn)而會(huì)導(dǎo)致超低k介質(zhì)層電容發(fā)生變化(比低k介質(zhì)層電容高出40% )，從而導(dǎo)致超低k介質(zhì)層的絕緣效果變差，后續(xù)形成的半導(dǎo)體器件的穩(wěn)定性和可靠性問題。專利技術(shù)人針對(duì)上述技術(shù)問題，經(jīng)過對(duì)原因的分析，不斷研究發(fā)現(xiàn)通過在超低k介質(zhì)層上形成介電常數(shù)位于2.2 2.5且結(jié)構(gòu)致密的保護(hù)層，在溝槽中填充滿金屬層后，對(duì)金屬層進(jìn)行平坦化處理的過程中去除部分保護(hù)層，使剩余的保護(hù)層的上表面與所述金屬層的上表面齊平，即在使金屬層的上表面平坦化的過程中，CMP工藝雖然會(huì)使剩余的保護(hù)層的介電常數(shù)發(fā)生變化，但卻并不直接接觸超低k介質(zhì)層，從而不會(huì)對(duì)超低k介質(zhì)層的介電常數(shù)造成影響，避免了平坦化工藝對(duì)超低k介質(zhì)層的介電常數(shù)的影響，有效防止了超低k介質(zhì)層的k值漂移及電容的大幅變化，保證半導(dǎo)體器件的穩(wěn)定性和可靠性。本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種半導(dǎo)體器件的形成方法，其特征在于，包括步驟：提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上依次形成刻蝕阻擋層、超低k介質(zhì)層和保護(hù)層，所述保護(hù)層的介電常數(shù)范圍包括：2.2～2.5，所述保護(hù)層具有致密的結(jié)構(gòu)；依次刻蝕所述保護(hù)層、超低k介質(zhì)層和刻蝕阻擋層至露出所述半導(dǎo)體襯底，形成溝槽；在所述溝槽中填充滿金屬層；對(duì)所述金屬層進(jìn)行平坦化處理，并去除部分保護(hù)層，剩余的保護(hù)層的上表面與金屬層的上表面齊平。

【技術(shù)特征摘要】

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：周鳴，
申請(qǐng)(專利權(quán))人：中芯國(guó)際集成電路制造上海有限公司，
類型：發(fā)明
國(guó)別省市：上海;31