移位寄存器及顯示裝置制造方法及圖紙

構成移位寄存器的單元電路（11）包括：晶體管（T2），向該晶體管（T2）的漏極端子提供時鐘信號（CK），該晶體管的源極端子與輸出端子（OUT）相連接；晶體管（T9），若被提供激活狀態的全導通控制信號（AON），則該晶體管（T9）向輸出端子（OUT）輸出導通電壓，而若被提供非激活狀態的全導通控制信號（AONB），則停止所述導通電壓的輸出；晶體管（T1），若被提供非激活狀態的全導通控制信號（AONB），則該晶體管（T1）基于輸入信號（IN）來向晶體管（T2）的控制端子提供導通電壓；以及晶體管（T4），若被提供激活狀態的全導通控制信號（AON），則該晶體管（T4）向晶體管（T2）的控制端子提供截止電壓。由此，提供一種能通過簡單的結構來防止全導通動作后的誤動作的移位寄存器以及具備該移位寄存器的顯示裝置。

【技術實現步驟摘要】
【國外來華專利技術】
本專利技術涉及移位寄存器及顯示裝置，尤其涉及顯示裝置的驅動電路中所使用的移位寄存器。
技術介紹
有源矩陣型的顯示裝置以行為單位選擇配置成二維形狀的顯示元件，并向所選擇的顯示元件寫入對應于顯示數據的電壓，由此來顯示視頻。為了以行為單位來選擇顯示元件，使用基于時鐘信號來依次對輸出信號進行移位的移位寄存器以作為掃描信號線驅動電路。此外，在進行點順序驅動的顯示裝置中，在數據信號線驅動電路的內部設置有同樣的移位寄存器。在液晶顯示裝置中，往往會采用用于形成顯示元件內的晶體管(TFT ;Thin FilmTransistor:薄膜晶體管)的制造工藝,來將顯示元件的驅動電路與顯示元件形成為一體。在此情況下，為了降低制造成本，優選利用導電類型與顯示元件內的晶體管相同的晶體管來形成包含移位寄存器的驅動電路。此外，若增加提供給移位寄存器的時鐘信號的數量，則時鐘布線用的布局面積、功耗等會增加。基于這樣的背景，需要一種使用相同導電類型的晶體管并基于兩相時鐘信號來進行動作的移位寄存器。對于使用上述移位寄存器的情況，在打開或關閉液晶顯示裝置的電源電路時產生的視頻紊亂會被人眼觀察到，因此觀眾有時會感到不快。為此，若能在打開電源電路時，進行從移位寄存器的所有輸出端子輸出高電平的輸出信號的全導通動作，則能緩解畫面中顯示的視頻的紊亂。例如，專利文獻I中揭示了這種能進行全導通動作的移位寄存器。圖35是表示專利文獻I的移位寄存器110的結構的框圖，圖36是該移位寄存器110所包含的單元電路111的電路圖。下面對圖36所示的單元電路111的動作進行說明。移位寄存器110所包含的多個單元電路111分別具有全導通控制端子AON、ANOB (AON的否)，在移位寄存器110進行全導通動作時，從外部提供全導通控制信號Α0Ν、Α0ΝΒ。當全導通控制信號AON為高電平且全導通控制信號AONB為低電平時，晶體管T108為截止狀態，晶體管T109為導通狀態。這里，若起始脈沖ST及時鐘信號CKl、CK2為高電平，則節點N102的電位為VSS，節點NlOl的電位為VDD，從輸出端子OUT輸出電位為VDD的輸出信號。其它單元電路也同樣地，同時輸出VDD的輸出信號。因此，能在這種單元電路所構成的移位寄存器中進行全導通動作。現有技術文獻專利文獻專利文獻1:國際公開專利公報“W02009/034749號公報(2009年3月19日公開)”
技術實現思路
專利技術所要解決的技術問題然而，在上述移位寄存器110中存在如下情況:節點NlOl的電位在全導通動作時為VDD，在全導通動作后、恢復成通常動作時，由于仍舊充電在VDD的狀態，因此晶體管T102也會成為導通狀態。在這種情況下，若時鐘信號CK為高電平，則可能會在恢復成通常動作時輸出高電平的輸出信號，引起誤動作。由此，為了防止這種誤動作，必須在全導通動作后(恢復成通常動作時)另外進行將節點NlOl的電位固定成VSS等初始化動作，電路結構變得較為復雜。本專利技術是鑒于上述問題點而作出的，其目的在于提供一種能通過簡單的結構來防止全導通動作后的誤動作的移位寄存器及具備該移位寄存器的顯示裝置。解決技術問題所采用的技術方案本專利技術的移位寄存器為了解決上述課題，具有將由相同導電類型的晶體管構成的單元電路進行多級連接的結構，并基于多個時鐘信號進行動作，其特征在于，所述單元電路包括:第一輸出控制晶體管，向該第一輸出控制晶體管的一個導通端子提供第一時鐘信號，該第一輸出控制晶體管的另一個導通端子與輸出端子相連接；全導通輸出信號生成電路，若向所述單元電路提供激活狀態的全導通控制信號，則該全導通輸出信號生成電路向所述輸出端子輸出導通電壓的輸出信號，而若向所述單元電路提供非激活狀態的全導通控制信號，則該全導通輸出信號生成電路停止輸出所述導通電壓的輸出信號；預充電電路，若向所述單元電路提供非激活狀態的全導通控制信號，則該預充電電路基于輸入信號向所述第一輸出控制晶體管的所述控制端子提供導通電壓；以及放電電路，若向所述單元電路提供激活狀態的全導通控制信號，則該放電電路向所述第一輸出控制晶體管的控制端子提供截止電壓。根據上述結構，若向上述單元電路提供激活狀態的全導通控制信號(全導通動作)，則向上述第一輸出控制晶體管的控制端子提供截止電壓。由此，在全導通動作后、恢復成通常動作時，即，在全導通控制信號為非激活狀態且輸入信號為低電平時，上述預充電電路與上述第一輸出控制晶體管的連接點(節點NI)的電位為VSS，因此上述第一輸出控制晶體管不會變為導通狀態。因此，在全導通動作之后、恢復為通常動作時，不會像現有技術那樣，晶體管T2(圖36的晶體管102)變為導通狀態從而輸出高電平的時鐘信號CK。由此，能防止移位寄存器的誤動作。此外，上述單元電路與現有的單元電路(參照圖36)相比，電路結構也沒有復雜化。本專利技術的顯示裝置為了解決上述課題，包括顯示面板，該顯示面板包括數據信號線及掃描信號線，其特征在于，包括:掃描信號線驅動電路，該掃描信號線驅動電路包括上述任一項所述的移位寄存器，并依次選擇所述掃描信號線；數據信號線驅動電路，該數據信號線驅動電路向所述數據信號線提供視頻信號；以及電源電路，該電源電路向所述掃描信號線驅動電路及所述數據信號線驅動電路提供電源電壓，在打開或關閉所述電源電路時，將激活狀態的全導通控制信號提供給所述掃描信號線驅動電路，從而使所有掃描信號線成為激活狀態。本專利技術的液晶顯示裝置，包括顯示面板，該顯示面板包括數據信號線及掃描信號線，其特征在于，包括:掃描信號線驅動電路，該掃描信號線驅動電路包括上述任一項所述的移位寄存器，并依次選擇所述掃描信號線；數據信號線驅動電路，該數據信號線驅動電路向所述數據信號線提供視頻信號；以及電源電路，該電源電路向所述掃描信號線驅動電路及所述數據信號線驅動電路提供電源電壓，在打開或關閉所述電源電路時，將激活狀態的全導通控制信號提供給所述掃描信號線驅動電路，從而使所有掃描信號線成為激活狀態。專利技術效果對于本專利技術的移位寄存器，如上所述，上述單元電路包括:預充電電路，若向上述單元電路提供非激活狀態的全導通控制信號，則該預充電電路基于輸入信號來向上述第一輸出控制晶體管的控制端子提供導通電壓；以及放電電路，若向上述單元電路提供激活狀態的全導通控制信號，則該放電電路向上述第一輸出控制晶體管的控制端子提供截止電壓。由此，能提供一種可以通過簡單的結構來防止全導通動作后的誤動作的移位寄存器以及具備該移位寄存器的顯示裝置。附圖說明圖1是表示本專利技術實施方式I所涉及的移位寄存器的結構的框圖。圖2是圖1的移位寄存器所包含的單元電路的電路圖。圖3是圖1的移位寄存器的通常動作時的時序圖。圖4是圖1的移位寄存器的全導通動作時的時序圖。圖5是本專利技術實施方式2所涉及的移位寄存器所包含的單元電路的電路圖。圖6是在實施方式2所涉及的移位寄存器中，時鐘信號CK、CKB為高電平時的全導通動作時的時序圖。圖7是在實施方式2所涉及的移位寄存器中，時鐘信號CK、CKB為低電平時的全導通動作時的時序圖。圖8是表示實施方式3所涉及的移位寄存器的結構的框圖。圖9是圖8所示的移位寄存器所包含的單元電路的電路圖。圖10是圖8所示的移位寄存器的通常動作時的時序圖。圖11是圖8所示的移位寄存器的全導通動作時的時本文檔來自技高網...

【技術保護點】

【技術特征摘要】
【國外來華專利技術】2010.09.02 JP 2010-1971991.一種移位寄存器，具有將由相同導電類型的晶體管構成的單元電路進行多級連接的結構，并基于多個時鐘信號進行動作，其特征在于， 所述單元電路包括: 第一輸出控制晶體管，向該第一輸出控制晶體管的一個導通端子提供第一時鐘信號，該第一輸出控制晶體管的另一個導通端子與輸出端子相連接； 全導通輸出信號生成電路，若向所述單元電路提供激活狀態的全導通控制信號，則該全導通輸出信號生成電路向所述輸出端子輸出導通電壓的輸出信號，而若向所述單元電路提供非激活狀態的全導通控制信號，則該全導通輸出信號生成電路停止輸出所述導通電壓的輸出信號； 預充電電路，若向所述單元電路提供非激活狀態的全導通控制信號，則該預充電電路基于輸入信號向所述第一輸出控制晶體管的控制端子提供導通電壓；以及 放電電路，若向所述單元電路提供激活狀態的全導通控制信號，則該放電電路向所述第一輸出控制晶體管的控制端子提供截止電壓。2.按權利要求1所述的移位寄存器，其特征在于， 所述預充電電路包含預充電晶體管，向該預充電晶體管的控制端子提供輸入信號，向該預充電晶體管的一個導通端子提供導通電壓，該預充電晶體管的另一個導通端子與所述第一輸出控制晶體管的控制端子相連接。3.按權利要求1所述的移位寄存器，其特征在于， 所述預充電電路包含: 第一預充電晶體管，向該第一預充電晶體管的控制端子提供非激活狀態的全導通控制信號，向該第一預充電晶體管的一個導通端子提供導通電壓；以及 第二預充電晶體管，向該第二預充電晶體管的控制端子提供輸入信號，該第二預充電晶體管的一個導通端子與所述第一預充電晶體管的另一個導通端子相連接，該第二預充電晶體管的另一個導通端子與所述第一輸出控制晶體管的控制端子相連接。4.按權利要求1所述的移位寄存器，其特征在于， 該移位寄存器包含第一復位晶體管，向該第一復位晶體管的控制端子提供相位與所述第一時鐘信號不同的第二時鐘信號，并向該第一復位晶體管的一個導通端子提供導通電壓， 所述放電電路包含放電晶體管，該放電晶體管的控制端子與所述第一復位晶體管的另一個導通端子相連接，該放電晶體管的一個導通端子與所述第一輸出控制晶體管的控制端子相連接，并向該放電晶體管的另一個導通端子提供截止電壓。5.按權利要求1所述的移位寄存器，其特征在于， 該移位寄存器包含第二復位晶體管，向該第二復位晶體管的控制端子提供激活狀態的全導通控制信號，并向該第二復位晶體管的一個導通端子提供導通電壓， 所述放電電路包含放電晶體管，該放電晶體管的控制端子與所述第二復位晶體管的另一個導通端子相連接，該放電晶體管的一個導通端子與所述第一輸出控制晶體管的控制端子相連接，并向該放電晶體管的另一個導通端子提供截止電壓。6.按權利要求1所述的移位寄存器，其特征在于， 該移位寄存器包含第三復 位晶體管，向該第三復位晶體管的控制端子提供來自后級單元電路的輸出信號，并向該第三復位晶體管的一個導通端子提供導通電壓， 所述放電電路包含第一放電晶體管，該第一放電晶體管的控制端子與所述第三復位晶體管的另一個導通端子相連接，該第一放電晶體管的一個導通端子與所述第一輸出控制晶體管的控制端子相連接，并向該第一放電晶體管的另一個導通端子提供截止電壓。7.按權利要求1所述的移位寄存器，其特征在于， 該移位寄存器包含:第二輸出控制晶體管，該第二輸出控制晶體管的一個導通端子與所述輸出端子相連接，并向該第二輸出控制晶體管的另一個導通端子提供截止電壓；以及復位信號生成電路，該復位信號生成電路分別向所述放電電路及所述第二輸出控制晶體管提供導通電壓或截止電壓， 所述復位信號生成電路在提供給所述單元電路的全導通控制信號為激活狀態的情況下，基于相位與所述第一時鐘信號不同的第二時鐘信號來向所述放電電路提供導通電壓，并且在所述輸入信號為導通電壓的期間，向所述第二輸出控制晶體管的控制端子提供截止電壓， 所述復位信號生成電路在提供給所述單元電路的全導通控制信號為非激活狀態的情況下，在所述輸入信號為截止電壓的期間，基于所述第二時鐘信號來向所述放電電路及所述第二輸出控制晶體管的控制端子提供導通電壓。8.按權利要求7所述的移位寄存器，其特征在于， 在提供給所述單元電路的全導通控制信號為非激活狀態的情況下，在所述輸入信號為導通電壓的期間，所述復位信號生成電路進一步向所述放電電路及所述第二輸出控制晶體管的控制端子提供截止電壓 。9.按權利要求7所述的移位寄存器，其特征在于， 所述放電電路包含: 放電晶體管，該放電晶體管的一個導通端子與所述第一輸出控制晶體管的控制端子相連接，并向該放電晶體管的另一個導通端子提供截止電壓， 所述復位信號生成電路包括: 第一復位晶體管，向該第一復位晶體管的控制端子提供所述第二時鐘信號，并向該第一復位晶體管的一個導通端子提供導通電壓； 復位分離晶體管，向該復位分離晶體管的控制端子提...

【專利技術屬性】
技術研發人員：大河寬幸，佐佐木寧，村上祐一郎，山本悅雄，
申請(專利權)人：夏普株式會社，
類型：
國別省市：