移位寄存單元、移位寄存器及柵極驅動器制造技術

本發明專利技術涉及一種移位寄存器，包括多個串聯連接的移位寄存單元，每個移位寄存單元接收相鄰的上一級移位寄存單元的輸出信號、相鄰的下一級移位寄存單元的輸出信號、第一時鐘信號、第二時鐘信號、高電平信號、第一低電平信號和第二低電平信號。每個移位寄存單元包括相互連接的第一至第八開關元件以及第一至第三電容。本發明專利技術還提供一種柵極驅動器。本發明專利技術的移位寄存器和柵極驅動器具有低成本及低功耗。

【技術實現步驟摘要】

本專利技術涉及平面顯示器
，特別是涉及用于平面顯示器的移位寄存器以及使用移位寄存器的柵極驅動電路。
技術介紹
近年來，平板顯示器，尤其是液晶顯示器已成為顯示器行業的主流顯示器。液晶顯示器主要靠驅動電路來驅動液晶面板上的像素工作以實現影像顯示。液晶顯示器的驅動電路包括柵極驅動器及數據驅動器，柵極驅動器用于控制液晶面板的每一行薄膜晶體管的導通與截止，數據驅動器用于在每一行薄膜晶體管導通時為對應的像素提供顯示數據。其中，柵極驅動器以移位寄存器作為其核心電路單元。通常，移位寄存器由多個移位寄存單元串聯而成，且前一移位寄存單元的輸出信號為后一移位寄存單元的輸入信號。目前，為了節約成本以及實現液晶顯示器窄邊框的設計，柵極驅動器通常集成在液晶面板的薄膜晶體管基板上。對于采用這種集成方式的柵極驅動器的線路布局而言，像素的充放電能力主要由柵極驅動器的輸出能力所決定，而柵極驅動器的輸出能力又主要取決于其集成電路。如果想 要提升薄膜晶體管對像素的充放電能力，就需要改善柵極驅動器集成電路的輸出能力，如此則會導致相應的成本、功耗隨之增加。為了解決上述問題，業界提出了多種改良技術，比如增加薄膜晶體管的溝道寬度，如此在柵極電壓不變的情況下可以提升薄膜晶體管的充放電能力，然而對應的線路布局的面積就會增加，不易實現面板的窄邊框設計。又如采用新的半導體材料及制造工藝(如利用多晶硅或者銦鎵鋅氧化物來替代傳統的氫化非晶硅)以提高半導體的遷移率，從而增大上拉晶體管的輸出能力，然而采用新的半導體制程會增加生產成本，而且機臺的更新與材料的購買也存在一定的技術風險。
技術實現思路
為了解決現有技術中柵極驅動器成本及功耗高的問題，有必要提供一種低成本及低功耗的移位寄存單元。本專利技術提供一種移位寄存單兀，其包括:第一電容；第二電容；第三電容；第一開關元件，包括第一控制端、第一通路端和第二通路端，其中，所述第一控制端接收第一輸入信號，所述第一通路端接收第二時鐘信號；第二開關元件，包括第二控制端、第三通路端和第四通路端，其中，所述第二控制端連接至所述第一開關元件的所述第二通路端，且所述第二控制端與所述第一開關元件的所述第二通路端之間的連接處定義為第一節點，所述第四通路端作為所述移位寄存單元的輸出端，所述第一電容連接在所述第一節點與所述移位寄存單元的輸出端之間；第三開關元件，包括第三控制端、第五通路端和第六通路端，其中，所述第三控制端接收第二輸入信號，所述第五通路端連接至所述第一節點，而所述第六通路端接收第二低電平信號；第四開關元件，包括第四控制端、第七通路端和第八通路端，其中，所述第七通路端連接至所述移位寄存單元的輸出端，所述第八通路端接收第一低電平信號；第五開關元件，包括第五控制端、第九通路端和第十通路端，其中，所述第五控制端接收所述第二時鐘信號，所述第九通路端連接至所述移位寄存單元的輸出端，而第十通路端接收所述第一低電平信號；第六開關元件，包括第六控制端、第十一通路端和第十二通路端，其中，所述第六控制端接收第一時鐘信號，所述第十一通路端連接至所述第六控制端，并經由所述第二電容連接至所述第四開關元件的所述第四控制端；第七開關元件，包括第七控制端、第十三通路端和第十四通路端，其中，所述第七控制端連接所述第六開關元件的所述第十二通路端，且所述第七控制端與所述第六開關元件的所述第十二通路端之間的連接處定義為第二節點，所述第十三通路端接收高電平信號，而所述第十四通路端連接所述第二開關元件的所述第三通路端，且所述第十四通路端與所述第二開關元件的所述第三通路端之間的連接處定義為第三節點，所述第三電容連接在所述第二節點與所述第三節點之間；和第八開關元件，包括第八控制端、第十五通路端和第十六通路端，其中，所述第八控制端接收所述第二時鐘信號，所述第十五通路端連接至所述第二節點，而所述第十六通路端接收所述第二低電平信號；其中，所述第一輸入信號為第一啟動脈沖信號，所述第二輸入信號為第二啟動脈沖信號，所述第一時鐘信號與所述第二時鐘信號的相位相反，所述第二低電平信號小于所述第一低電平信號。本專利技術還提供一種移位寄存器，其包括多個級聯的移位寄存單元。每個移位寄存單兀包括:第一電容；第二電容；第三電容；第一開關兀件，包括第一控制端、第一通路端和第二通路端，其中，所述第一控制端接收第一輸入信號，所述第一通路端接收第二時鐘信號；第二開關元件，包括第二控制端、第三通路端和第四通路端，其中，所述第二控制端連接至所述第一開關元件的所述第二通路端，且所述第二控制端與所述第一開關元件的所述第二通路端之間的連接處定義為第一節點，所述第四通路端作為所述移位寄存單元的輸出端，所述第一電容連接在所述第一節點與所述移位寄存單元的輸出端之間；第三開關元件，包括第三控制端、第五通路端和第六通路端，其中，所述第三控制端接收第二輸入信號，所述第五通路端連接至所述第一節點，而所述第六通路端接收第二低電平信號；第四開關元件，包括第四控制端、第七通路端和第八通路端，其中，所述第七通路端連接至所述移位寄存單元的輸出端，所述第八通路端接收第一低電平信號；第五開關元件，包括第五控制端、第九通路端和第十通路端，其中，所述第五控制端接收所述第二時鐘信號，所述第九通路端連接至所述移位寄存單元的輸出端，而第十通路端接收所述第一低電平信號；第六開關元件，包括第六控制端、第十一通路端和第十二通路端，其中，所述第六控制端接收第一時鐘信號，所述第十一通路端連接至所述第六控制端，并經由所述第二電容連接至所述第四開關元件的所述第四控制端；第七開關元件，包括第七控制端、第十三通路端和第十四通路端，其中，所述第七控制端連接所述第六開關元件的所述第十二通路端，且所述第七控制端與所述第六開關元件的所述第十二通路端之間的連接處定義為第二節點，所述第十三通路端接收高電平信號，而所述第十四通路端連接所述第二開關元件的所述第三通路端，且所述第十四通路端與所述第二開關元件的所述第三通路端之間的連接處定義為第三節點，所述第三電容連接在所述第二節點與所述第三節點之間；和第八開關元件，包括第八控制端、第十五通路端和第十六通路端，其中，所述第八控制端接收所述第二時鐘信號，所述第十五通路端連接至所述第二節點，而所述第十六通路端接收所述第二低電平信號；其中，所述第一輸入信號為上一級移位寄存單元的輸出信號，所述第二輸入信號為下一級移位寄存單元的輸出信號，所述第一時鐘信號與所述第二時鐘信號的相位相反，所述第二低電平信號小于所述第一低電平信號。進一步地，為了解決現有技術中柵極驅動器成本及功耗高的問題，還有必要提供一種采用上述移位寄存器的柵極驅動器。本專利技術的移位寄存器及柵極驅動器采用上述移位寄存單元可在不改變柵極驅動器集成電路輸出能力的情況下，提高每個移位寄存單元的輸出，從而提高了薄膜晶體管對像素的充放電能力，降低了柵極驅動器集成電路的成本，且與現有技術的移位寄存器相比，降低了功耗。上述說明僅是本專利技術技術方案的概述，為了能夠更清楚了解本專利技術的技術手段，而可依照說明書的內容予以實施，并且為了讓本專利技術的上述和其他目的、特征和優點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。附圖說明圖1為本專利技術實施例的柵極驅動器的結構示意圖。圖2為本專利技術實施例的移位寄存器的一個移本文檔來自技高網...

【技術保護點】
一種移位寄存單元，其特征在于，所述移位寄存單元包括：第一電容；第二電容；第三電容；第一開關元件，包括第一控制端、第一通路端和第二通路端，其中，所述第一控制端接收第一輸入信號，所述第一通路端接收第二時鐘信號；第二開關元件，包括第二控制端、第三通路端和第四通路端，其中，所述第二控制端連接至所述第一開關元件的所述第二通路端，且所述第二控制端與所述第一開關元件的所述第二通路端之間的連接處定義為第一節點，所述第四通路端作為所述移位寄存單元的輸出端，所述第一電容連接在所述第一節點與所述移位寄存單元的輸出端之間；第三開關元件，包括第三控制端、第五通路端和第六通路端，其中，所述第三控制端接收第二輸入信號，所述第五通路端連接至所述第一節點，而所述第六通路端接收第二低電平信號；第四開關元件，包括第四控制端、第七通路端和第八通路端，其中，所述第七通路端連接至所述移位寄存單元的輸出端，所述第八通路端接收第一低電平信號；第五開關元件，包括第五控制端、第九通路端和第十通路端，其中，所述第五控制端接收所述第二時鐘信號，所述第九通路端連接至所述移位寄存單元的輸出端，而第十通路端接收所述第一低電平信號；第六開關元件，包括第六控制端、第十一通路端和第十二通路端，其中，所述第六控制端接收第一時鐘信號，所述第十一通路端連接至所述第六控制端，并經由所述第二電容連接至所述第四開關元件的所述第四控制端；第七開關元件，包括第七控制端、第十三通路端和第十四通路端，其中，所述第七控制端連接所述第六開關元件的所述第十二通路端，且所述第七控制端與所述第六開關元件的所述第十二通路端之間的連接處定義為第二節點，所述第十三通路端接收高電平信號，而所述第十四通路端連接所述第二開關元件的所述第三通路端，且所述第十四通路端與所述第二開關元件的所述第三通路端之間的連接處定義為第三節點，所述第三電容連接在所述第二節點與所述第三節點之間；和第八開關元件，包括第八控制端、第十五通路端和第十六通路端，其中，所述第八控制端接收所述第二時鐘信號，所述第十五通路端連接至所述第二節點，而所述第十六通路端接收所述第二低電平信號；其中，所述第一輸入信號為第一啟動脈沖信號，所述第二輸入信號為第二啟動脈沖信號，所述第一時鐘信號與所述第二時鐘信號的相位相反，所述第二低電平信號小于所述第一低電平信號。...

【技術特征摘要】
1.一種移位寄存單元，其特征在于，所述移位寄存單元包括: 第一電容； 第二電容； 第三電容； 第一開關元件，包括第一控制端、第一通路端和第二通路端，其中，所述第一控制端接收第一輸入信號，所述第一通路端接收第二時鐘信號； 第二開關元件，包括第二控制端、第三通路端和第四通路端，其中，所述第二控制端連接至所述第一開關元件的所述第二通路端，且所述第二控制端與所述第一開關元件的所述第二通路端之間的連接處定義為第一節點，所述第四通路端作為所述移位寄存單元的輸出端，所述第一電容連接在所述第一節點與所述移位寄存單元的輸出端之間； 第三開關元件，包括第三控制端、第五通路端和第六通路端，其中，所述第三控制端接收第二輸入信號，所述第五通路端連接至所述第一節點，而所述第六通路端接收第二低電平 目號; 第四開關元件，包括第四控制端、第七通路端和第八通路端，其中，所述第七通路端連接至所述移位 寄存單元的輸出端，所述第八通路端接收第一低電平信號； 第五開關元件，包括第五控制端、第九通路端和第十通路端，其中，所述第五控制端接收所述第二時鐘信號，所述第九通路端連接至所述移位寄存單元的輸出端，而第十通路端接收所述第一低 電平信號； 第六開關元件，包括第六控制端、第十一通路端和第十二通路端，其中，所述第六控制端接收第一時鐘信號，所述第十一通路端連接至所述第六控制端，并經由所述第二電容連接至所述第四開關元件的所述第四控制端； 第七開關元件，包括第七控制端、第十三通路端和第十四通路端，其中，所述第七控制端連接所述第六開關元件的所述第十二通路端，且所述第七控制端與所述第六開關元件的所述第十二通路端之間的連接處定義為第二節點，所述第十三通路端接收高電平信號，而所述第十四通路端連接所述第二開關元件的所述第三通路端，且所述第十四通路端與所述第二開關元件的所述第三通路端之間的連接處定義為第三節點，所述第三電容連接在所述第二節點與所述第三節點之間；和 第八開關元件，包括第八控制端、第十五通路端和第十六通路端，其中，所述第八控制端接收所述第二時鐘信號，所述第十五通路端連接至所述第二節點，而所述第十六通路端接收所述第二低電平信號； 其中，所述第一輸入信號為第一啟動脈沖信號，所述第二輸入信號為第二啟動脈沖信號，所述第一時鐘信號與所述第二時鐘信號的相位相反，所述第二低電平信號小于所述第一低電平信號。2.根據權利要求1所述的移位寄存單元，其特征在于，所述第二電容與所述第四開關元件的所述第四控制端之間的連接處定義為第四節點，所述移位寄存單元進一步包括: 第九開關元件，包括第九控制端、第十七通路端和第十八通路端，其中，所述第九控制端連接至所述第一節點，所述第十七通路端連接至所述第四節點，所述第十八通路端接收第二低電平信號；以及 第十晶體管，包括第十控制端、第十九通路端和第二十通路端，其中，所述第十控制端連接至所述第四節點，所述第十九通路端連接至所述第一節點，所述第二十通路端接收第二低電平信號。3.根據權利要求1所述的移位寄存單元，其特征在于，所述第二電容與所述第四開關元件的所述第四控制端之間的連接處定義為第四節點，所述移位寄存單元進一步包括: 第九開關元件，包括第九控制端、第十七通路端和第十八通路端，其中，所述第九控制端連接至所述移位寄存單元的輸出端，所述第十七通路端連接至所述第四節點，所述第十八通路端接收第二低電平信號。4.根據權利要求1所述的移位寄存單元，其特征在于，所述高電平信號為20V的高電平信號，所述第一時鐘信號與所述第二時鐘信號的高電平分別為15V。5.一種移位寄存器，包括多個級聯的移位寄存單元，其特征在于，每個移位...

【專利技術屬性】
技術研發人員：鄭會龍，李亞，
申請(專利權)人：昆山龍騰光電有限公司，
類型：發明
國別省市：