一種半導體器件的制造方法技術

本發明專利技術提供一種半導體器件的制造方法，包括：提供半導體襯底，在所述半導體襯底上形成絕緣層，且在所述絕緣層中形成銅金屬互連線；在所述絕緣層以及銅金屬互連線上形成一金屬層，并在所述金屬層上形成一掩膜；采用同步脈沖等離子體蝕刻所述金屬層，形成一圖案化的金屬層并露出所述銅金屬互連線。根據本發明專利技術，可以減輕蝕刻稀疏的金屬線條區與密集的金屬線條區之間的金屬層時出現的金屬線條側壁負載蝕刻過程所產生的殘余物質的問題，更加穩定地完成圖形轉移的過程。

【技術實現步驟摘要】

本專利技術涉及半導體制造工藝，具體而言涉及一種用于稀疏的金屬線條區與密集的金屬線條區之間的金屬層的蝕刻方法。
技術介紹
在半導體制造工藝中，出于不同的需要，所形成的金屬線條有稀疏(ISO)與密集(dense)之分。在多層金屬互連工藝中，需要蝕刻稀疏的金屬線條區104與密集的金屬線條區105之間的金屬層，以使下方的接觸孔103暴露出來，如圖1A所示，用于同上方的金屬層形成接觸。所述接觸孔103位于形成在半導體襯底101上的絕緣層102中，其中填充有互連金屬。在所述蝕刻過程中，由于所述稀疏的金屬線條區104的側壁角度與所述密集的金屬線條區105的側壁角度不同，因而造成所述金屬線條的側壁殘留大量的蝕刻過程所產生的殘余物質，如聚合物等，即側壁負載106，如圖1B所示。上述問題是傳統的干法蝕刻工藝所不能避免的，由此將導致所述接觸的不良。因此，需要提出一種方法，以解決上述問題。
技術實現思路
針對現有技術的不足，本專利技術提供，包括:提供半導體襯底，在所述半導體襯底上形成絕緣層，且在所述絕緣層中形成銅金屬互連線；在所述絕緣層以及銅金屬互連線上形成一金屬層，并在所述金屬層上形成一掩膜；采用同步脈沖等離子體蝕刻所述金屬層，形成一圖案化的金屬層并露出所述銅金屬互連線。進一步，所述絕緣層為具有低介電常數的材料層。進一步，所述掩膜為金屬硬掩膜層。進一步，所述掩膜由依次層疊的三層材料組成。進一步，所述依次層疊的三層材料為無定形碳、含硅的底部抗反射涂層和低溫氧化物。進一步，所述同步脈沖等離子體蝕刻的脈沖頻率和脈沖占空比均可以依據制造工藝的實際情況加以調整。進一步，所述同步脈沖頻率的總頻數大于3。進一步，所述同步脈沖頻率包括2MHz，13.56 MHz,27 MHz,40 MHz,60 MHz，120 MHz和 162 MHz。進一步，所述銅金屬互連線位于所述金屬層的稀疏的金屬線條區與密集的金屬線條區之間。進一步，所述金屬層為M-1金屬層。根據本專利技術，可以減輕蝕刻稀疏的金屬線條區與密集的金屬線條區之間的金屬層時出現的金屬線條側壁負載蝕刻過程所產生的殘余物質的問題，更加穩定地完成圖形轉移的過程。附圖說明本專利技術的下列附圖在此作為本專利技術的一部分用于理解本專利技術。附圖中示出了本專利技術的實施例及其描述，用來解釋本專利技術的原理。附圖中: 圖1A為蝕刻稀疏的金屬線條區與密集的金屬線條區之間的金屬層以露出下方的接觸孔的示意性剖面 圖1B為在圖1A所示的蝕刻過程中出現的金屬線條的側壁負載現象的示意 圖2A-圖2E為本專利技術提出的用于稀疏的金屬線條區與密集的金屬線條區之間的金屬層的蝕刻方法的各步驟的示意性剖面 圖3為本專利技術提出的用于稀疏的金屬線條區與密集的金屬線條區之間的金屬層的蝕刻方法的流程圖。具體實施例方式在下文的描述中，給出了大量具體的細節以便提供對本專利技術更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本專利技術可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本專利技術發生混淆，對于本領域公知的一些技術特征未進行描述。為了徹底理解本專利技術，將在下列的描述中提出詳細的步驟，以便闡釋本專利技術提出的用于稀疏的金屬線條區與密集的金屬線條區之間的金屬層的蝕刻方法。顯然，本專利技術的施行并不限定于半導體領域的技術人員所熟習的特殊細節。本專利技術的較佳實施例詳細描述如下，然而除了這些詳細描述外，本專利技術還可以具有其他實施方式。應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。下面，參照圖2A-圖2E和圖3來描述本專利技術提出的用于稀疏的金屬線條區與密集的金屬線條區之間的金屬層的蝕刻方法的詳細步驟。參照圖2A-圖2E，其中示出了本專利技術提出的用于稀疏的金屬線條區與密集的金屬線條區之間的金屬層的蝕刻方法的各步驟的示意性剖面圖。首先，如圖2A所示，提供半導體襯底200，所述半導體襯底200的構成材料可以采用未摻雜的單晶硅、摻雜有雜質的單晶硅、絕緣體上硅(SOI)等。作為示例，在本實施例中，半導體襯底200選用單晶硅材料構成。在半導體襯底200中形成有隔離槽，埋層，以及各種阱(well)結構，為了簡化，圖示中予以省略。在所述半導體襯底200上，形成有各種元件，為了簡化，圖示中予以省略，這里僅示出一絕緣層201，其通常為具有低介電常數的材料層，本實施例中采用氧化硅層。所述絕緣層201中形成有用于填充金屬互連線的溝槽。沉積一金屬層，例如銅金屬層，于所述絕緣層201上，并填滿所述絕緣層201中的溝槽。采用化學機械研磨工藝去除多余的銅金屬層，研磨到所述絕緣層201的表面終止，在所述絕緣層201中形成銅金屬互連線202。接著，如圖2B所示，在所述絕緣層201以及銅金屬互連線202上形成一金屬層203。所述金屬層203為M-1金屬層，其具有稀疏的金屬線條區和密集的金屬線條區。形成所述金屬層203的工藝可以采用本領域技術人員所公知的工藝方法，在此不再加以贅述。接著，如圖2C所示，在所述金屬層203上形成一掩膜204。所述掩膜204可以是金屬硬掩膜層，其構成材料包括TiN;也可以由依次層疊的三層材料組成，所述依次層疊的三層材料為無定形碳(a-C)、含硅的底部抗反射涂層(S1-BARC)和低溫氧化物(LT0)。形成所述掩膜204的工藝可以采用本領域技術人員所公知的工藝方法，如化學氣相沉積工藝或旋涂工藝。接著，如圖2D所示，在所述掩膜204上依次形成底部抗反射涂層(BARC)和光刻膠205，接著對所述金屬層203進行圖案化處理。接著,如圖2E所示,采用同步脈沖等離子體(synchronous pulsed plasma)蝕刻所述金屬層203，形成一圖案化的金屬層203并使位于所述金屬層203中的稀疏的金屬線條區和密集的金屬線條區之間的所述銅金屬互連線202暴露出來。所述同步脈沖等離子體蝕刻的脈沖頻率(pulse frequency)和脈沖占空比(pulseduty cycle)均可以依據制造工藝的實際情況加以調整，所述同步脈沖頻率的總頻數應大于 3，包括 2MHz，13.56 MHz, 27 MHz, 40 MHz, 60 MHz, 120 MHz 和 162 MHz。接下來，去除所述金屬層203上的底部抗反射涂層和光刻膠205以及掩膜204。至此，完成了根據本專利技術示例性實施例的方法實施的全部工藝步驟。接下來，可以通過后續工藝完成整個半導體器件的制作，所述后續工藝與傳統的半導體器件加工工藝完全相同。根據本專利技術，可以減輕蝕刻稀疏的金屬線條區與密集的金屬線條區之間的金屬層時出現的金屬線條側壁負載蝕刻過程所產生的殘余物質的問題，更加穩定地完成圖形轉移的過程。參照圖3，其中示出了本專利技術提出的用于稀疏的金屬線條區與密集的金屬線條區之間的金屬層的蝕刻方法的流程圖，用于簡要示出整個制造工藝的流程。在步驟301中，提供半導體襯底，在所述半導體襯底上形成絕緣層，且在所述絕緣層中形成銅金屬互連線； 在步驟302中，在所述絕緣層以及銅金屬互連線上形成一金屬層，并在所述金屬層上形成一掩膜； 在步驟303中，采用同步脈沖等離子體蝕刻所述金屬層，形成一圖案化本文檔來自技高網...

【技術保護點】
一種半導體器件的制造方法，包括：提供半導體襯底，在所述半導體襯底上形成絕緣層，且在所述絕緣層中形成銅金屬互連線；在所述絕緣層以及銅金屬互連線上形成一金屬層，并在所述金屬層上形成一掩膜；采用同步脈沖等離子體蝕刻所述金屬層，形成一圖案化的金屬層并露出所述銅金屬互連線。

【技術特征摘要】
1.一種半導體器件的制造方法，包括: 提供半導體襯底，在所述半導體襯底上形成絕緣層，且在所述絕緣層中形成銅金屬互連線； 在所述絕緣層以及銅金屬互連線上形成一金屬層，并在所述金屬層上形成一掩膜； 采用同步脈沖等離子體蝕刻所述金屬層，形成一圖案化的金屬層并露出所述銅金屬互連線。2.根據權利要求1所述的方法，其特征在于，所述絕緣層為具有低介電常數的材料層。3.根據權利要求1所述的方法，其特征在于，所述掩膜為金屬硬掩膜層。4.根據權利要求1所述的方法，其特征在于，所述掩膜由依次層疊的三層材料組成。5.根據權利要求4所述的方法，其特征在于，所述依次層疊的三層材料為無定形碳、含硅的...

【專利技術屬性】
技術研發人員：張海洋，周俊卿，張城龍，胡敏達，
申請(專利權)人：中芯國際集成電路制造上海有限公司，
類型：發明
國別省市：