切割片及半導體晶片的的制造方法技術

本發明專利技術提供一種切割片，由基材、位于該基材表面的中間層、以及位于該中間層上厚度8～30μm的粘接劑層所構成，該粘接劑層包括分子內具有能量線硬化性雙鍵的化合物，且該粘接劑層的硬化前的23℃儲存彈性率G′為中間層的23℃儲存彈性率G′的4倍以上，在高15μm、直徑15μm的圓柱型電極以40μm的間距等間隔地形成3行3列所形成的晶片通過該粘接劑層粘貼的情形中，該3行3列所形成的圓柱型電極的中心的電極中，該電極高度7.5μm以下的部分不接觸該粘接劑層。本發明專利技術提供的切割片在突起狀電極(貫通電極)間不殘留粘接劑層的殘渣、晶片不破損、可切割及提取。

【技術實現步驟摘要】

本專利技術涉及一種在使半導體晶片的每個電路単體化作成半導體晶片時為了固定半導體晶片所使用的切割片，特別涉及ー種較佳用于固定及切斷半導體晶片表面具有突起狀電極的切割片及利用該切割片制造半導體晶片的方法。
技術介紹
半導體晶片表面形成電路后，進行對晶片內面ー側的研磨、削切加工而調整晶片厚度的內面研磨削切步驟，及將晶片単體化為特定的晶片體積的切割步驟。接續內面研磨削切步驟，實施進ー步對內面蝕刻處理等的伴隨發熱的加工處理，或對內面的金屬膜蒸鍍地進行高溫的處理。単體化晶片體積的半導體晶片被提取，移送至下一步驟。近年隨著IC電路的普及，其構成元件的半導體晶片朝薄型化發展。因此，約350 V- m厚度的晶片被要求薄成50 100 y m或以下。電子電路的大容量化，因應高機能化，朝向使多個半導體晶片立體層積的集成電路開發。此類的集成電路中，一般經由電子封線進行半導體晶片的導電連接，但是由于近年的小型化、高機能化的必要性，不進行電子封線而是在半導體晶片設置從形成電路面貫通至內面的電極(貫通電極)，直接導線連接上下晶片之間的方法為有效的方法而進行開發。此種具有貫通電極的晶片的制造方法，例如在半導體晶片的特定位置以等離子體等設置貫通孔，經此貫通孔流入銅等的導電體后進行蝕刻等，使半導體晶片表面設置電路與貫通電極的方法。設有電路及貫通電極的半導體晶片使用在基材膜上形成粘接劑層的切割片切割，獲得每個具有貫通電極的晶片。已有提議在為了獲得上述具有貫通`電極的晶片的切割步驟中，在基材膜上所形成的粘接劑層的粘貼面壓入突出的貫通電極而變形，將電極埋入與電極的突出部相似形狀的粘接劑層的凹陷部，形成貫通電極的半導體晶片貼附于切割片固定后進行切割而獲得各晶片的方法(專利文獻1、2)。但是，專利文獻1、2所記載的切割片因為將貫通電極埋入粘接劑層，恐有在貫通電極間殘留下粘接劑層的殘渣。因為此殘渣，而有晶片表面被污染，半導體晶片的信賴度降低。專利文獻1、2的方法中雖提議減少此種殘渣殘留的手段，但是無法確定可完全排除殘渣殘留的可能性。且專利文獻1、2所記載的切割片為了埋入貫通電極必須調低切割時的彈性。因此，切割時的震動也容易發生晶片破損(破裂)的問題。[現有技術文獻][專利文獻][專利文獻I]特開2006_202926號公報[專利文獻2]特開2010-135494號公報
技術實現思路
本專利技術以解決伴隨上述已知技術問題為目的。也即，本專利技術以提供使突起狀電極(貫通電極)之間不殘留粘接劑層的殘渣、不便晶片破損的可切割及提取的切割片為目的。以解決此課題為目的的本專利技術的要g如下所述。本專利技術提供ー種切割片，由基材、位于該基材ー表面的中間層、以及位于該中間層上、厚度8 30 ii m的粘接劑層所構成，該粘接劑層包括分子內具有能量線硬化性雙鍵的化合物，且該粘接劑層的硬化前的23°C儲存弾性率G'為中間層的23°C儲存弾性率G'的4倍以上，在高15 u m、直徑15 m的圓柱型電極以40 y m的間距等間隔地形成3行3列所形成的晶片通過該粘接劑層粘貼的情形中，該3行3列所形成的圓柱型電極的中心的電極中，該電極高度7.5iim以下的部分不接觸該粘接劑層。[本專利技術所述的切割片，其中該分子內具有能量線硬化性雙鍵的化合物包括由聚合物主鏈或側鏈鍵結能量線聚合性基所形成的能量線硬化型粘接性聚合物。本專利技術所述的切割片，其中該中間層的23°C儲存弾性率G'為IO4Pa以上、未滿IO5Pa0本專利技術所述的切割片，其中該粘接劑層的硬化前的23°C儲存弾性率G'為3X IO5Pa 以上。本專利技術所述的切割片，其中該粘接劑層包括具有反應性官能團的丙烯聚合物及交聯劑，相對于該丙烯聚合物100質量份，含有該交聯劑5質量份以上。本專利技術所述的切割片，其中該交聯劑為異氰酸酯系交聯劑。本專利技術任一所述的切割 片，其用于粘貼于具有突起狀電極的晶片。本專利技術所述的切割片，其中該突起狀電極為貫通電扱。本專利技術所述的切割片，其中該中間層的厚度為該突起狀電極高度的0.5 1.5倍。本專利技術還提供一種半導體晶片制造方法，包括在具有突起狀電極的半導體晶片形成電極的表面粘貼本專利技術所述的切割片的步驟，切割該半導體晶片使每個電路單體化而制成半導體晶片的步驟，以及提取該半導體晶片的步驟。專利技術效果本專利技術所述的切割片在貼附半導體晶片之時，粘接劑層不沿著突起狀電極，但沿著突起狀電極所形成的區域(電極形成區域)的外圍部。結果，突起狀電極間不殘留粘接劑層的殘渣，且抑制因聚合不全所造成的電極形成區域的外圍部中殘渣的殘留。在電極形成區域的外圍部中，粘接劑層貼附于半導體晶片，且粘接劑層不過度柔軟化，因此防止切割時的水入侵。切割性優良，可防止破裂發生。通過使粘接劑層能量線硬化，可控制其粘接力，使晶片的提取容易，可防止晶片破損。附圖說明圖1為本專利技術的切割片的剖面示意圖。圖2為顯示本專利技術的切割片貼附于形成圓柱型電極的晶片的狀態的剖面示意圖。圖3為顯示形成圓柱型的半導體晶片的電路形成面的平面圖。主要部件符號說明I 粘接劑層；2 中間層；3 粘接劑層；10 切割片；20(20a 20e) 圓柱型電極；30 半導體晶片。具體實施例方式以下針對本專利技術的切割片具體說明。如圖1所示，本專利技術的切割片10由基材3、設置于該基材ー表面的中間層2、以及設置于中間層2上的粘接劑層I所構成。(粘接劑層I)粘接劑層的硬化前(能量線照射前)的23°C儲存弾性率G'為中間層的23°C儲存弾性率G'的4倍以上，較佳為中間層的23°C儲存弾性率G'的5倍以上。以覆蓋如此低彈性率的中間層2的型態而存在彈性率較聞的粘接劑層者，良好地抑制粘接劑層沿著突起狀電極間，可防止突起狀電極間的粘接劑層的殘渣發生或者提取時的晶片破損。粘接劑層與中間層的層集成中，因為粘接劑層補強中間層的低彈性，相較于僅有ー層低弾性率層存在的情形，切割時的晶片震動被抑制，破裂發生變得困難。粘接劑層的硬化前的23°C儲存弾性率G'具體較佳為3X IO5Pa以上，更佳為3.5X IO5Pa IX 107Pa。粘接劑層的硬化前的23°C儲存弾性率G'在上述范圍時，可更確實地獲得抑制粘接劑沿著突起狀電極間的效果等。粘接劑層的厚度為8 30 iim，較佳為8 25 iim的范圍。粘接劑層的厚度在上述范圍內時，切割性提升，可抑制破裂的發生。良好地抑制粘接劑層沿著突起狀電極間，可抑制突起狀電極間的粘接劑層的殘渣發生或提取時晶片的破損，且維持如后述的突起狀電極所形成的區域(電極形成區域)的外圍部中切割片沿著的追隨性。粘接劑層含有由分子內具有能量線硬化性雙鍵的化合物及為了表現粘接性的物質所構成的成分(以下記載為”能量線硬化型粘接成分”)。粘接劑層使用調配能量線硬化型粘接成分與視需要而定的光聚合起始劑的粘接劑組成物所形成。而且，為了改良各種性質，上述粘接劑組成物可視需要含有其他成分。其他成分較佳為交聯劑。以下，對于能量線硬化型粘接成分以丙烯系粘接劑為例具體說明。丙烯系粘接劑含有賦予粘接劑組成物充分的粘接性與成膜性(片形成性)的丙烯共聚物(A)，又含有能量線硬化性化合物(B)。能量線硬化性化合物(B)包含能量線聚合性基，受到紫外線、電子線等的能量線照射而聚合硬化，具有使粘接劑組成物的粘接力降低的功能。作為兼具上述成分(A)及(B)性質的物質，本文檔來自技高網...

【技術保護點】
一種切割片，其由基材、位于所述基材表面的中間層、以及位于所述中間層上厚度8～30μm的粘接劑層所構成，其中所述粘接劑層包括分子內具有能量線硬化性雙鍵的化合物，且所述粘接劑層的硬化前的23℃儲存彈性率G′為所述中間層的23℃儲存彈性率G′的4倍以上，在高15μm、直徑15μm的圓柱型電極以40μm的間距等間隔地形成3行3列所形成的晶片通過所述粘接劑層粘貼的情形中，所述3行3列所形成的圓柱型電極中心的電極中，所述電極高度7.5μm以下的部分不接觸所述粘接劑層。

【技術特征摘要】
2011.11.02 JP 2011-2410201.一種切割片，其由基材、位于所述基材表面的中間層、以及位于所述中間層上厚度8 30 ii m的粘接劑層所構成，其中 所述粘接劑層包括分子內具有能量線硬化性雙鍵的化合物，且所述粘接劑層的硬化前的23°C儲存弾性率G'為所述中間層的23°C儲存弾性率G'的4倍以上， 在高15 u m、直徑15 m的圓柱型電極以40 y m的間距等間隔地形成3行3列所形成的晶片通過所述粘接劑層粘貼的情形中，所述3行3列所形成的圓柱型電極中心的電極中，所述電極高度7.5 以下的部分不接觸所述粘接劑層。2.按權利要求1所述的切割片，其中所述分子內具有能量線硬化性雙鍵的化合物包括由聚合物主鏈或側鏈鍵結能量線聚合性基所形成的能量線硬化型粘接性聚合物。3.按權利要求1或2所述的切割片，其中所述中間層的23°C儲存弾性率G'為IO4...

【專利技術屬性】
技術研發人員：佐藤陽輔，金井道生，中西勇人，
申請(專利權)人：琳得科株式會社，
類型：發明
國別省市：