本發(fā)明專利技術(shù)公開了一種測量和表征MOS器件失配特性的系統(tǒng)及方法，用于測量和表征MOS器件陣列中各尺寸MOS器件的失配特性。所述系統(tǒng)包括MOS器件陣列模塊，地址模塊、測試模塊、計算轉(zhuǎn)換模塊、控制模塊等，可計算得到MOS器件陣列中相同尺寸的MOS器件的電學參數(shù)的標準偏差，用以表征所述MOS器件陣列中該尺寸MOS器件的失配特性。本發(fā)明專利技術(shù)充分利用MOS器件陣列結(jié)構(gòu)真正實現(xiàn)了在有限的局部區(qū)域內(nèi)表征相同尺寸的器件之間的失配特性，而且利用地址譯碼電路極大地減少了測試所需的引腳數(shù)目，節(jié)省了測試芯片的面積，更無需進行大量計算，極大提升了工作效率。
【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)涉及集成電路領(lǐng)域，特別涉及一種MOS晶體管器件失配特性的測量和表征系統(tǒng)。
技術(shù)介紹
MOS器件的失配(mismatch)通常是指一組設(shè)計尺寸完全相同的MOS器件放置在非常接近的區(qū)域，其電學特性往往會表現(xiàn)出一定的差異性，它通常與摻雜工藝的隨機漲落 (RandomDoping Fluctuation)以及器件尺寸的邊緣效應(yīng)(Line Edge Roughness)等因素密切相關(guān)。失配對于集成電路設(shè)計和制造的影響是顯而易見的，尤其是隨著工藝節(jié)點的不斷縮小，失配的影響更是越來越突出，其典型實例是對于一個標準的6管SRAM，如果兩側(cè)對稱的MOS晶體管產(chǎn)生較大的失配，則有可能導(dǎo)致SRAM的存儲狀態(tài)發(fā)生反轉(zhuǎn)，從而導(dǎo)致存儲模塊的失效。因此，對于集成電路設(shè)計者而言，如果能準確地考慮到失配所帶來的設(shè)計容差， 則有可能使所設(shè)計的產(chǎn)品獲得更高的工藝成品率，于是如何準確地表征和提取MOS晶體管器件的失配模型參數(shù)便成為影響電路設(shè)計的關(guān)鍵因素之一。失配特性的表征和模型提取通常需要基于大量的數(shù)據(jù)進行統(tǒng)計分析，比較理想的做法是將尺寸完全相同的很多器件兩兩相鄰放置在有限區(qū)域內(nèi)，并對兩兩相鄰的器件性能之間的差異進行統(tǒng)計分析，由于每個MOS晶體管器件通常需要源極(S)、漏極(D)、柵極(G) 和襯底(B)四端引出性能表征，而用于端口引出的測試引腳的面積通常比器件本身的面積要大得多，因此這種做法實際受限于面積而不可能在一個較小區(qū)域內(nèi)同時排放大量測試引腳。目前常用的失配特性表征以及模型提取的結(jié)構(gòu)為在一個測試芯片內(nèi)同時放置兩個尺寸完全相同的M0SFET，這兩個MOSFET通常共用柵極、源極和襯底以節(jié)省測試引腳面積，于是在同一個裸片(Die)內(nèi)這兩個MOSFET的電學參數(shù)的差異表征為AVth和Aids，其中，Vth 和Ids分別表示MO SFET的閾值電壓和開態(tài)電流，這里通常需要測試一片晶圓(Wafer)上的多個裸片甚至測量多片晶圓以獲得大量數(shù)據(jù)，于是該尺寸MOSFET的失配特性可以表征為 σ (AVth)和 σ (Aids)。不難發(fā)現(xiàn)，這種表征失配特性的方法其實引入了裸片與裸片甚至晶圓與晶圓之間的差異(通常稱之為Global Variation)。例如，晶圓邊緣相比于其它區(qū)域通常會產(chǎn)生較大的電學特性差異，此時若仍考慮利用所有的裸片來計算σ (AVth)或σ (Aids)，實際上是將裸片與裸片的差異疊加進了失配特性的表征中，這將不可避免地影響失配特性模型提取的準確性。
技術(shù)實現(xiàn)思路
本專利技術(shù)的主要目的在于克服現(xiàn)有技術(shù)的缺陷，提供一種測量和表征MOS器件失配特性的系統(tǒng)和方法，能夠準確獲得MOS器件失配特性。為達成上述目的，本專利技術(shù)提供一種測量和表征MOS器件陣列中MOS器件失配特性的系統(tǒng)，其特征在于，所述系統(tǒng)包括MOS器件陣列模塊，包括多個信號選通器及由多個MOS器件組成的MOS器件陣列， 每一個所述信號選通器耦接一個所述MOS器件；地址模塊，耦接所述信號選通器，所述地址 模塊包括行地址譯碼選擇電路及列地址譯碼選擇電路，其根據(jù)地址位產(chǎn)生選擇信號以通過 所述信號選通器選定所述MOS器件陣列中的MOS器件；測試模塊，耦接所述MOS器件，測試 所述MOS器件的電學參數(shù)；計算轉(zhuǎn)換模塊，耦接所述測試模塊，計算得到所述MOS器件陣列 中相同尺寸的所述MOS器件的電學參數(shù)的標準偏差，并轉(zhuǎn)換為該尺寸MOS器件的失配參數(shù)， 以表征所述MOS器件陣列中該尺寸MOS器件的失配特性；以及控制模塊，耦接所述地址模 塊，測試模塊及計算轉(zhuǎn)換模塊，產(chǎn)生所述地址位，并控制所述測試模塊及所述計算轉(zhuǎn)換模塊 完成自動或半自動測量和表征的過程控制。可選的，所述行地址譯碼選擇電路根據(jù)行地址位產(chǎn)生行選擇信號以選定所述MOS 器件陣列的行，所述列地址譯碼選擇電路根據(jù)列地址位產(chǎn)生列選擇信號以選定所述MOS器 件陣列的列。可選的，所述信號選通器包括串接的行導(dǎo)通管及列導(dǎo)通管，所述行導(dǎo)通管的柵極 耦接所述行地址譯碼選擇電路，所述列導(dǎo)通管的柵極耦接所述列地址譯碼選擇電路，所述 行導(dǎo)通管及所述列導(dǎo)通管依據(jù)所述行選擇信號及所述列選擇信號導(dǎo)通或截止。可選的，所述信號選通器包括串接的行導(dǎo)通管及列導(dǎo)通管，所述行導(dǎo)通管的柵極 耦接所述行地址譯碼選擇電路，所述列導(dǎo)通管的柵極耦接所述列地址譯碼選擇電路，所述 行導(dǎo)通管及所述列導(dǎo)通管依據(jù)所述行選擇信號及所述列選擇信號導(dǎo)通或截止。可選的，所述信號選通器還包括關(guān)斷晶體管，且所述關(guān)斷晶體管的類型與所述MOS 器件的類型相同；所述關(guān)斷晶體管的漏極耦接所述MOS器件的柵極；當所述關(guān)斷晶體管為 NMOS關(guān)斷晶體管時，其源極接地；當所述關(guān)斷晶體管為PMOS關(guān)斷晶體管時，其源極接電源 電壓；所述關(guān)斷晶體管的柵極由所述行選擇信號或所述列選擇信號控制，且所述行導(dǎo)通管 或所述列導(dǎo)通管截止時，所述關(guān)斷晶體管導(dǎo)通；所述行導(dǎo)通管或所述列導(dǎo)通管導(dǎo)通時，所述 關(guān)斷晶體管關(guān)斷。可選的，所述行導(dǎo)通管和所述列導(dǎo)通管均為NMOS管，所述信號選通器還包括反相 器，所述反相器的輸入端耦接所述NMOS管，其輸出端耦接所述關(guān)斷晶體管的柵極。可選的,所述行導(dǎo)通管和所述列導(dǎo)通管其中之一為NMOS管,另一個為PMOS管,所 述關(guān)斷晶體管的柵極與所述PMOS管的柵極相連，且由所述行選擇信號或所述列選擇信號 控制，所述行選擇信號或所述列選擇信號由所述地址模塊產(chǎn)生，且所述地址模塊包括反相 器。可選的，所述測試模塊包括柵極測量點，耦接所述MOS器件陣列中各MOS器件的柵 極；源極測量點，耦接所述MOS器件陣列中各MOS器件的源極；漏極測量點，耦接所述MOS 器件陣列中各MOS器件的漏極；基極測量點，耦接所述MOS器件陣列中各MOS器件的襯底； 以及測量器，耦接所述柵極測量點，源極測量點，漏極測量點以及基極測量點，測量所述MOS 器件的電學參數(shù)。可選的，所述柵極測量點耦接所述地址模塊。可選的，所述電學參數(shù)包括閾值電壓與開態(tài)電流。可選的，所述計算轉(zhuǎn)換模塊計算得到多個相同尺寸的所述MOS陣列的多個失配參數(shù)的中位數(shù)并用于表征所述MOS器件的失配參數(shù)。可選的，所述MOS器件陣列包括多個不同尺寸的MOS器件子陣列。本專利技術(shù)進一步提供了一種測量和表征MOS器件失配特性的方法，用于測量和表征 MOS器件陣列中各尺寸MOS器件的失配特性，所述方法包括以下步驟 步驟1:通過地址位選擇所述MOS器件陣列中的MOS器件；步驟2 :測試所述MOS器件的電學參數(shù)；步驟3 :循環(huán)進行步驟I和步驟2，測試所述MOS器件陣列中所有的MOS器件的電學參數(shù)；步驟4 :計算得到所述MOS器件陣列中相同尺寸的所述MOS器件的電學參數(shù)的標 準偏差，并轉(zhuǎn)換為該尺寸MOS器件的失配參數(shù)，以表征所述MOS器件陣列中該尺寸MOS器件 的失配特性。可選的，所述通過地址位選擇所述MOS器件陣列中的MOS器件的步驟包括根據(jù)行 地址位產(chǎn)生行選擇信號；根據(jù)列地址位產(chǎn)生列選擇信號；根據(jù)所述行選擇信號及所述列選 擇信號選定并導(dǎo)通所述MOS器件陣列中的MOS器件。可選的，所述測試所述MOS器件的電學參數(shù)的步驟包括將所述MOS器件陣列中各 MOS器件的源極并聯(lián)耦接至源極測量點；將所述MOS器件陣列中各MOS器件的漏極并聯(lián)耦 接至漏極測量點；將所述MOS器件陣列中各MOS器件的襯底并聯(lián)耦接至基極本文檔來自技高網(wǎng)...
【技術(shù)保護點】
一種測量和表征MOS器件陣列中MOS器件失配特性的系統(tǒng)，其特征在于，所述系統(tǒng)包括：MOS器件陣列模塊，包括多個信號選通器及由多個MOS器件組成的MOS器件陣列，每一個所述信號選通器耦接一個所述MOS器件；地址模塊，耦接所述信號選通器，所述地址模塊包括行地址譯碼選擇電路及列地址譯碼選擇電路，其根據(jù)地址位產(chǎn)生選擇信號以通過所述信號選通器選定所述MOS器件陣列中的MOS器件；測試模塊，耦接所述MOS器件，測試所述MOS器件的電學參數(shù)；計算轉(zhuǎn)換模塊，耦接所述測試模塊，計算得到所述MOS器件陣列中相同尺寸的所述MOS器件的電學參數(shù)的標準偏差，并轉(zhuǎn)換為該尺寸MOS器件的失配參數(shù)，以表征所述MOS器件陣列中該尺寸MOS器件的失配特性；以及控制模塊，耦接所述地址模塊，測試模塊及計算轉(zhuǎn)換模塊，產(chǎn)生所述地址位，并控制所述測試模塊及所述計算轉(zhuǎn)換模塊完成自動或半自動測量和表征的過程控制。
【技術(shù)特征摘要】
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：郭奧，
申請(專利權(quán))人：上海集成電路研發(fā)中心有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。