一種USB設(shè)備接口的內(nèi)建晶振實現(xiàn)電路，所述內(nèi)建晶振實現(xiàn)電路包括一高頻振蕩器、一采樣時鐘分頻器、一USB數(shù)據(jù)接收器、一USB數(shù)據(jù)狀態(tài)機(jī)、一USB內(nèi)建時鐘判決器、一輸入時鐘分頻器、一低帶寬鎖相環(huán)。所述高頻振蕩器提供高頻時鐘，所述USB數(shù)據(jù)接收器接收主機(jī)發(fā)送來的有效信息，由所述USB數(shù)據(jù)狀態(tài)機(jī)解析出特征信息，然后所述USB內(nèi)建時鐘判決器以特征信息的時間長度或時間間隔為基準(zhǔn)時鐘，通過運(yùn)算動態(tài)調(diào)整所述低帶寬鎖相環(huán)的輸入時鐘頻率，最后所述低帶寬鎖相環(huán)產(chǎn)生高精度低噪聲的內(nèi)建系統(tǒng)時鐘。本發(fā)明專利技術(shù)提供的內(nèi)建晶振實現(xiàn)電路同時具備低成本和高性能的特性。一種USB設(shè)備接口的內(nèi)建晶振實現(xiàn)方法，可以實現(xiàn)USB1.0、USB1.1和USB2.0設(shè)備接口的內(nèi)建晶振，具有極強(qiáng)的實用性，該方法還具有抗環(huán)境干擾的優(yōu)點(diǎn)。
【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)涉及USB接口應(yīng)用，具體涉及一種應(yīng)用于USB設(shè)備接口的內(nèi)建晶振實現(xiàn)電路及方法。技術(shù)背景USB接口因為其低成本、高速率等特性，越來越廣泛地應(yīng)用于數(shù)據(jù)傳輸領(lǐng)域。但隨著工藝和技術(shù)的進(jìn)步，USB接口相關(guān)設(shè)備的價格競爭和性能競爭越來越激烈，而USB接口的成本縮減也成為產(chǎn)品成本縮減需求中的重要一環(huán)。在大多數(shù)應(yīng)用中，USB設(shè)備接口需要一顆高質(zhì)量的晶振作為其輸入時鐘源,產(chǎn)生高精度的系統(tǒng)時鐘，以保證USB設(shè)備與主機(jī)通信質(zhì)量。高質(zhì)量晶振由于成本縮減極其有限，并且在USB設(shè)備接口的整體成本中占了很大的比重，因此為了明顯地縮減其設(shè)計成本，需要在USB設(shè)備接口中實現(xiàn)內(nèi)建晶振方案，以節(jié)省外部晶振的成本開銷。USB設(shè)備接口現(xiàn)行主流的內(nèi)建晶振方案主要包括基準(zhǔn)時鐘校準(zhǔn)法、外部器件校準(zhǔn)法、量產(chǎn)寫入校準(zhǔn)法等。這些方案共同的缺陷是在頻率校準(zhǔn)之后隨著外部環(huán)境的變化， 系統(tǒng)時鐘會產(chǎn)生不可忽視的頻率偏移，這將導(dǎo)致USB設(shè)備接口具有較差的兼容性；同時，必需的測試步驟也增加了測試成本，不利于整體成本的縮減。隨著USB接口的價格競爭越演越烈，要求其設(shè)計成本越來越低，并且性能指標(biāo)不能降低，現(xiàn)行主流的內(nèi)建晶振方案已不再滿足需要。
技術(shù)實現(xiàn)思路
本專利技術(shù)的目的是，提供一種USB設(shè)備接口的內(nèi)建晶振實現(xiàn)電路和方法。該電路可以為USB1. I設(shè)備接口和USB2. O設(shè)備接口節(jié)省外部晶振，極大地縮減了 USB設(shè)備接口的設(shè)計成本，同時能夠滿足高質(zhì)量的性能需求。本專利技術(shù)的另一目的是，提供一種USB設(shè)備接口的內(nèi)建晶振實現(xiàn)方法。該方法基于一種動態(tài)的時鐘校準(zhǔn)技術(shù)，該技術(shù)的使用實現(xiàn)了 USB設(shè)備接口的內(nèi)建晶振，其內(nèi)建時鐘具有高精度，可以滿足USB設(shè)備接口對于系統(tǒng)時鐘的性能需求。本專利技術(shù)采用的技術(shù)方案為，一種USB設(shè)備接口的內(nèi)建晶振實現(xiàn)電路，其特征在于 所述內(nèi)建晶振實現(xiàn)電路包括一高頻振蕩器、一采樣時鐘分頻器、一 USB數(shù)據(jù)接收器、一 USB 數(shù)據(jù)狀態(tài)機(jī)、一 USB內(nèi)建時鐘判決器、一輸入時鐘分頻器、一低帶寬鎖相環(huán)。所述高頻振蕩器的一 IA輸出端與所述采樣時鐘分頻器的一 2A輸入端相連；所述采樣時鐘分頻器的一 2B輸出端與所述USB內(nèi)建時鐘判決器的一 5A輸入端相連；所述USB 數(shù)據(jù)接收器的一 3A輸入端與數(shù)據(jù)總線DP信號相連，所述USB數(shù)據(jù)接收器的一 3B輸入端與數(shù)據(jù)總線DM信號相連，所述USB數(shù)據(jù)接收器的一 3C輸出端與所述低帶寬鎖相環(huán)的一 7B輸出端相連，所述USB數(shù)據(jù)接收器的一 3D輸出端與所述USB數(shù)據(jù)狀態(tài)機(jī)的一 4A輸入端相連；所述USB數(shù)據(jù)狀態(tài)機(jī)的一 4B輸入端與所述低帶寬鎖相環(huán)的一 7B輸出端相連，所述USB數(shù)據(jù)狀態(tài)機(jī)的一 4C輸出端與所述USB內(nèi)建時鐘判決器的一 5B輸入端相連；所述USB內(nèi)建時鐘判決器的一 5C輸出端與所述輸入時鐘分頻器的一 6C輸入端相連；所述輸入時鐘分頻器的一 6B輸出端與所述低帶寬鎖相環(huán)的一 7A輸入端相連；所述低帶寬鎖相環(huán)的一 7B輸出端為系統(tǒng)時鐘CLK_SYS。本專利技術(shù)采用的另一技術(shù)方案為，一種USB設(shè)備接口的內(nèi)建晶振實現(xiàn)方法，該方法基于一種動態(tài)的時鐘校準(zhǔn)技術(shù)，其校準(zhǔn)過程按照以下步驟實施步驟A :系統(tǒng)復(fù)位結(jié)束；步驟B :所述高頻振蕩器產(chǎn)生高頻時鐘，所述采樣時鐘分頻器生成判決時鐘送入所述 USB內(nèi)建時鐘判決器，配置所述輸入時鐘分頻器的初始分頻數(shù)，所述低帶寬鎖相環(huán)生成初始頻率的系統(tǒng)時鐘CLK_SYS ；步驟C =USB設(shè)備接口已完成全速或高速握手過程，所述USB數(shù)據(jù)接收器開始接收主機(jī)發(fā)送來的命令包和數(shù)據(jù)包；步驟D :所述USB數(shù)據(jù)狀態(tài)機(jī)解析出接收包信息中攜帶的特征信息KEY_W0RD，將KEY_ WORD送入所述USB內(nèi)建時鐘判決器，并轉(zhuǎn)入步驟E ；步驟E :所述USB內(nèi)建時鐘判決器以計數(shù)KEY_W0RD時間長度或其間隔時間長度為基準(zhǔn)時間，判斷出判決時鐘的頻率區(qū)間，并運(yùn)算出判決時鐘頻率與理想頻率之差,若頻率之差已在USB協(xié)議要求的精度范圍內(nèi)，則跳轉(zhuǎn)入步驟H ;若頻率之差還不滿足USB協(xié)議要求的精度范圍，則轉(zhuǎn)入步驟F ;步驟F :所述USB內(nèi)建時鐘判決器以改變輸入時鐘分頻系數(shù)的方式反饋控制所述低帶寬鎖相環(huán)的輸入時鐘，并轉(zhuǎn)入步驟G ；步驟G :所述低帶寬鎖相環(huán)響應(yīng)輸入時鐘的變化，經(jīng)歷環(huán)路穩(wěn)定過程后生成該次校準(zhǔn)后的系統(tǒng)時鐘CLK_SYS，跳轉(zhuǎn)入步驟D ；步驟H :所述低帶寬鎖相環(huán)的輸出系統(tǒng)時鐘CLK_SYS頻率穩(wěn)定，并且精度滿足USB協(xié)議要求，動態(tài)校準(zhǔn)過程達(dá)到平衡狀態(tài)；步驟I :外部環(huán)境因素的變化導(dǎo)致新的校準(zhǔn)過程開始，轉(zhuǎn)入步驟D。本專利技術(shù)提供了一種基于動態(tài)校準(zhǔn)技術(shù)的USB設(shè)備接口的內(nèi)建晶振實現(xiàn)電路，該電路在節(jié)省外部晶振的同時，其生成的內(nèi)建系統(tǒng)還滿足高精度的性能需求。與傳統(tǒng)USB設(shè)備接口的內(nèi)建晶振電路相比，本專利技術(shù)提供的內(nèi)建晶振電路具有更低的成本和更高的性能指標(biāo)。本專利技術(shù)還提供了一種基于動態(tài)校準(zhǔn)技術(shù)的USB設(shè)備接口的內(nèi)建晶振實現(xiàn)方法，采用該方法可以實現(xiàn)USB1. O、USB1. I和USB2. O設(shè)備接口的內(nèi)建晶振，具有極強(qiáng)的實用性；采用動態(tài)校準(zhǔn)技術(shù)的方法還具有抗環(huán)境干擾的優(yōu)點(diǎn)。附圖說明圖I為本專利技術(shù)內(nèi)建晶振實現(xiàn)電路的結(jié)構(gòu)框圖。圖2為本專利技術(shù)內(nèi)建晶振實現(xiàn)方法的工作流程圖。圖I中1.高頻振蕩器；2.采樣時鐘分頻器；3. USB數(shù)據(jù)接收器；4. USB數(shù)據(jù)狀態(tài)機(jī)；5. USB內(nèi)建時鐘判決器；6.輸入時鐘分頻器；7.低帶寬鎖相環(huán)。圖2中A.系統(tǒng)復(fù)位結(jié)束；B.生成初始頻率的系統(tǒng)時鐘CLK_SYS ;C. USB數(shù)據(jù)接收器開始接收主機(jī)發(fā)送包；D. USB數(shù)據(jù)狀態(tài)機(jī)解析出特征信息KEY_W0RD ;E. USB內(nèi)建時鐘判決器判斷判決時鐘偏離理想值的量；F.頻率偏離量對低帶寬鎖相環(huán)輸入時鐘的反饋控制；G.生成該次校準(zhǔn)后的系統(tǒng)時鐘CLK_SYS ;H.動態(tài)校準(zhǔn)過程達(dá)到平衡狀態(tài)，產(chǎn)生高精度穩(wěn)定系統(tǒng)時鐘；I.外部環(huán)境因素的變化導(dǎo)致新的校準(zhǔn)過程開始。具體實施方式下面結(jié)合附圖和具體實施方式對本專利技術(shù)作進(jìn)一步闡述。見圖1，本專利技術(shù)中的內(nèi)建晶振實現(xiàn)電路包括高頻振蕩器(I)、采樣時鐘分頻器(2)、USB數(shù)據(jù)接收器(3)、USB數(shù)據(jù)狀態(tài)機(jī)(4)、USB內(nèi)建時鐘判決器(5)、輸入時鐘分頻器 (6)和輸入時鐘分頻器(6)。高頻振蕩器(I)的IA輸出端與采樣時鐘分頻器(2)的2A輸入端相連；采樣時鐘分頻器(2)的2B輸出端與USB內(nèi)建時鐘判決器(5)的5A輸入端相連；USB數(shù)據(jù)接收器(3) 的3A輸入端與數(shù)據(jù)總線DP信號相連，USB數(shù)據(jù)接收器(3)的3B輸入端與數(shù)據(jù)總線DM信號相連，USB數(shù)據(jù)接收器(3)的3C輸出端與低帶寬鎖相環(huán)(7)的7B輸出端相連，USB數(shù)據(jù)接收器(3)的3D輸出端與USB數(shù)據(jù)狀態(tài)機(jī)(4)的4A輸入端相連；USB數(shù)據(jù)狀態(tài)機(jī)(4)的4B 輸入端與低帶寬鎖相環(huán)(7)的7B輸出端相連，USB數(shù)據(jù)狀態(tài)機(jī)(4)的4C輸出端與USB內(nèi)建時鐘判決器(5)的5B輸入端相連；USB內(nèi)建時鐘判決器(5)的5C輸出端與輸入時鐘分頻器 (6)的6C輸入端相連；輸入時鐘分頻器(6)的6B輸出端與低帶寬鎖相環(huán)(7)的7A輸入端相連；低帶寬鎖相環(huán)(7)的7B輸出端為系統(tǒng)時鐘CLK_SYS。高頻振蕩器(I)在本專利技術(shù)中所起的作用為提供一高頻時鐘信號，該信號經(jīng)輸入時鐘分頻器(6)分頻后送入低帶寬鎖相本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
一種USB設(shè)備接口的內(nèi)建晶振實現(xiàn)電路，其特征在于：所述內(nèi)建晶振實現(xiàn)電路包括一高頻振蕩器、一采樣時鐘分頻器、一USB數(shù)據(jù)接收器、一USB數(shù)據(jù)狀態(tài)機(jī)、一USB內(nèi)建時鐘判決器、一輸入時鐘分頻器、一低帶寬鎖相環(huán)。
【技術(shù)特征摘要】
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：不公告發(fā)明人，
申請(專利權(quán))人：成都銳成芯微科技有限責(zé)任公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。