準垂直功率MOSFET及其形成方法技術

MOSFET包括半導體襯底，具有：頂面；第一導電類型的體區，位于所述半導體襯底中；以及雙擴散區DDD區，具有低于體區的底面的頂面。DDD區為第二導電類型，第二導電類型與第一導電類型相反。MOSFET進一步包括：柵極氧化物，和通過柵極氧化物與體區隔離開的柵電極。柵極氧化物的一部分和柵電極的一部分低于體區的頂面。

【技術實現步驟摘要】

本專利技術總體涉及半導體領域，更具體地，涉及準垂直功率MOSFET及其形成方法。
技術介紹
橫向擴散的金屬氧化物半導體(LDMOS)器件由于其擊穿電壓BVdss和導通電阻Ron的良好性能而被廣泛用于電源管理應用中。傳統的LDMOS可以包括阱區和阱區上方的柵疊層，該柵疊層包括柵極介電層和柵電極。體區和雙擴散漏極(DDD)區延伸到柵疊層下方，并且該體區和雙擴散漏極通過位于柵疊層正下方的阱區的一部分隔離開。將源極拾取區和漏極拾取區設置在柵疊層的相對的兩側上，并且分別形成在體區和DDD區上方。 通過柵疊層、體區、DDD區等的橫向尺寸來確定LDMOS的單元間隙。為了獲得期望的擊穿電壓BVdss，LDMOS的單元間隙通常不能小于特定值，因此，損失了導通電阻Ron。因此，對LDMOS的柵極密度的規模進行縮小收到了限制。
技術實現思路
為解決上述問題，本專利技術提供了一種器件，包括金屬氧化物半導體場效應晶體管MOSFET包括半導體襯底，包括頂面；體區，具有第一導電類型，位于半導體襯底中；雙擴散漏極DDD區，具有頂面，頂面低于體區的底面，其中，DDD區為第二導電類型，第二導電類型與第一導電類型相反；柵極氧化物；以及柵電極，通過柵極氧化物與體區間隔開，其中，柵極氧化物的一部分和柵電極的一部分位于體區的頂面的下方。其中，柵極氧化物的底端低于體區的底面。其中，DDD區的頂面低于柵電極的底端。其中，柵電極包括上部和位于上部下方的下部，其中，上部與體區的最近部分橫向間隔開第一間距，第一間距等于柵電極的厚度，并且其中，下部與半導體襯底的最近部分橫向間隔開第二間距，第二間距大于第一間距。該器件進一步包括深導電塞，深導電塞從與柵電極的頂端齊平的水平面向下延伸到DDD區。其中，柵電極包括兩部分，位于與深導電塞的一部分相同的水平面處，并且其中，兩部分位于深導電塞的相對的兩側。該器件進一步包括第二導電類型的源極拾取區；以及第一導電類型的體拾取區，其中，源極拾取區和體拾取區基本上從半導體襯底的頂面延伸到半導體襯底中。此外，還提供了一種器件，包括金屬氧化物半導體場效應晶體管M0SFET，包括溝道，從半導體襯底的頂面延伸到半導體襯底中；柵電極，從半導體襯底的頂面向下延伸，其中，柵電極位于溝道中；體區，位于半導體襯底中，其中，體區為第一導電類型；柵極氧化物，位于體區和柵電極的上部之間，其中，柵極氧化物被垂直地設置在與半導體襯底的頂面垂直的方向上；以及雙擴散漏極DDD區，為第二導電類型，第二導電類型與第一導電類型相反，其中，DDD區低于體區。其中，柵極氧化物具有第一厚度，并且其中，柵電極進一步包括下部，低于上部，并且其中，下部通過電介質區與半導體襯底的最近部分隔離開，電介質區具有第二厚度，第二厚度大于第一厚度。其中，柵電極的整個下部低于整個體區。該器件進一步包括深導電塞，從溝道的頂端向下延伸到DDD區。其中，柵電極包括兩部分，位于與深導電塞的一部分相同的水平面處，并且其中，兩部分位于深導電塞的相對兩側。該器件進一步包括第二導電類型的漏極拾取區，位于DDD區中，其中，漏極拾取區位于深導電塞的正下方并與深導電塞電連接。此外，還提供了一種方法，包括形成溝道，溝道從半導體襯底的頂面延伸到半導·體襯底中；將第一導電類型的雙擴散漏極DDD區形成在半導體襯底中和溝道下方；將第一氧化物區形成在溝道中，其中，第一氧化物區包括位于溝道的底部處的底部部分和位于溝道的側壁處的側壁部，并且其中，側壁部的頂端低于半導體襯底的頂面；形成柵極氧化物，柵極氧化物從半導體襯底的頂面向下延伸到第一氧化物區的側壁部的頂端；將柵電極形成在柵極氧化物的側壁上和第一氧化物區的側壁部的側壁上；以及形成體區，體區鄰近半導體襯底的頂面，其中，體區為第二導電類型，第二導電類型與第一導電類型相反。該方法進一步包括在形成柵電極的步驟以后，在溝道的剩余部分中填充第二氧化物區；蝕刻第二氧化物區，從而形成開口，其中，通過開口暴露DDD區的頂面；通過開口注入DDD區，從而形成漏極拾取區；以及在開口中填充深導電塞。該方法進一步包括將接觸塞形成在半導體襯底的頂面上方，其中，接觸塞與深導電塞電連接。其中，形成第一氧化物區的步驟包括在溝道的下部中填充氧化物；將間隔件形成在氧化物上方和溝道的側壁上；以及使用間隔件作為掩模蝕刻氧化物，其中，氧化物的剩余部分形成第一氧化物區。其中，形成柵極氧化物的步驟包括熱氧化。其中，形成柵電極的步驟包括形成柵電極層，柵電極層包括第一部分，位于溝道的外部；第二部分，位于柵極氧化物的側壁上和第一氧化物區的側壁部的側壁上；以及第三部分，位于溝道的底部處；以及蝕刻柵電極層，從而形成柵電極，其中，去除柵電極層的第一部分和第三部分，并且保留柵電極層的第二部分，從而形成柵電極。該方法進一步包括形成源極拾取區，鄰近半導體襯底的頂面，其中，源極拾取區為第一導電類型，并且其中，源極拾取區包括兩部分，位于溝道的相對兩側。附圖說明為了更好地理解實施例及其優點，現在將結合附圖所進行的以下描述作為參考，其中圖I至圖13為根據各個實施例的在η型功率金屬氧化物半導體場效應晶體管(MOSFET)的制造期間的中間階段的橫截面圖；以及圖14示出了 P型功率MOSFET的橫截面圖。具體實施例方式下面，詳細討論本專利技術實施例的制造和使用。然而，應該理解，本實施例提供了許多可以在各種具體環境中實現的可應用的專利技術概念。所討論的具體實施例僅為示例性的，而不用于限制本公開的范圍。根據多個實施例提供了功率金屬氧化物半導體場效應晶體管(MOSFET)及其形成方法。示出了形成功率MOSFET的中間階段。討論了實施例的變型例。在整個附圖和所描述的實施例中，將相同的參考標號用于指定相同的元件。圖I至圖13為在形成η型功率MOSFET期間的中間階段的橫截面圖。參考圖1，提供了半導體襯底20。半導體襯底20可以為晶體硅襯底。可選地，半導體襯底20可以由其他半導體材料形成，例如，硅鍺。此外,半導體襯底20可以為塊狀襯底。半導體襯底20可以輕摻雜有P型雜質，例如硼或銦。在實施例中，η型阱區22形成在襯底20中，并且可以 從半導體襯底20的頂面20Α延伸到半導體襯底20中。淺溝道隔離(STI)區24也可以從半導體襯底20的頂面20Α延伸到半導體襯底20中。參考圖2，形成并圖案化掩模28。在實施例中，掩模28由氮化硅形成。然后，蝕刻阱區22，從而使用掩模28作蝕刻掩模形成溝道30。在實施例中，溝道30的深度Dl大于約Ium0深度Dl還可能大于STI區24的深度D2。接下來，實施如箭頭所示的注入，從而將η型雜質注入到溝道30中，并且注入到處于溝道30下方的阱區22的一部分中，從而形成雙擴散漏極(DDD)區32。在實施例中，DDD區32具有處于大約1016/cm3和大約IO1Vcm3之間的雜質濃度。圖3示出了溝道30中的電介質區34的形成。電介質區34可以由諸如氧化硅的氧化物形成，因此，下文中，將該電介質區稱作氧化物區34，但是該電介質區可以由除了氧化物之外的其他介電材料形成。在形成氧化物區34的示例性形成工藝中，溝道30填充有氧化物，直到氧化物的頂面(使用虛線36所示的)高于掩模28的頂面。然后，實施諸如化學機械拋光(CMP)的平整化，從而使填充的氧化物的頂面變平本文檔來自技高網...

【技術保護點】
一種器件，包括：金屬氧化物半導體場效應晶體管MOSFET包括：半導體襯底，包括頂面；體區，具有第一導電類型，位于所述半導體襯底中；雙擴散漏極DDD區，具有頂面，所述頂面低于所述體區的底面，其中，所述DDD區為第二導電類型，所述第二導電類型與所述第一導電類型相反；柵極氧化物；以及柵電極，通過所述柵極氧化物與所述體區間隔開，其中，所述柵極氧化物的一部分和所述柵電極的一部分位于所述體區的所述頂面的下方。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：陳吉智，田昆玄，柳瑞興，
申請(專利權)人：臺灣積體電路制造股份有限公司，
類型：發明
國別省市：