在制作金屬柵極過程中制作金屬塞的方法技術

本發明專利技術公開了一種在制作金屬柵極過程中制作金屬塞的方法，首先制作與替代柵極等高或低于金屬柵極的第一子金屬塞，該第一子金屬塞連通CMOS器件的有源區域，然后以該第一子金屬塞作為CMP停止層，CMP替代柵極上方的介質層，裸露替代柵極后，去除替代柵極，采用金屬填充替代柵極，得到金屬柵極，再在第一子金屬塞上方制作第二子金屬塞，第一子金屬塞與第二子金屬塞構成金屬塞。另外，在制作第二子金屬塞的同時，也按照同樣的工藝流程在金屬柵極上方制作金屬塞，用于將金屬柵極連通到外部。因此，本發明專利技術提供的方法在實際應用中保證制作柵極過程中所制作的金屬塞與有源區連通。

【技術實現步驟摘要】

本專利技術涉及半導體器件的制作技術，特別涉及一種。
技術介紹
目前，半導體制造工業主要在硅襯底的晶片(wafer)器件面上生長器件，例如，互補型金屬氧化物半導體(CMOS)器件。現在普遍采用雙阱CMOS工藝在硅襯底上同時制作導電溝道為空穴的P型溝道金屬氧化物半導體場效應管(MOSFET)和導電溝道為電子的η型溝道M0SFET，具體步驟為首先，將硅襯底中的不同區域通過摻雜分別成為以電子為多數 載流子的(η型)硅襯底和以空穴為多數載流子的(P型)硅襯底之后，在η型硅襯底和P型硅襯底之間制作淺溝槽隔離(STI) 101，然后在STI兩側用離子注入的方法分別形成空穴型摻雜擴散區(P阱)102和電子型摻雜擴散區(N阱)103，接著分別在P阱102和N阱103位置的wafer器件面依次制作由柵極電介質層104和金屬柵105組成的層疊柵極，最后在P阱102和N阱103中分別制作源極和漏極，源極和漏極位于層疊柵極的兩側(圖中未畫出)，在P阱中形成η型溝道M0SFET，在N阱中形成ρ型溝道M0SFET，得到如圖I所示的CMOS器件結構。傳統的氮氧化合物/多晶硅層疊柵極，是以氮氧化物作為柵極電介質層，多晶硅作為柵極。隨著半導體技術的發展，氮氧化合物/多晶硅層疊柵極的CMOS器件由于漏電流和功耗過大等問題，已經不能滿足小尺寸半導體工藝的需要。因此，提出了以高介電系數(HK)材料作為柵極電介質層，以金屬材料作為金屬柵的金屬柵極。圖2a 圖2d為現有技術實施例一的剖面示意圖，其中，如圖2a所示，按照圖I所述的過程在半導體襯底11上形成CMOS器件結構，該CMOS器件結構包括替代柵極22、源極及漏極(源極及漏極未示出)，在替代柵極22上還具有側墻55，該CMOS器件中還具有阻擋層66 ;在阻擋層66表面上沉積第一介質層77 ；在這里，阻擋層66為鈦層或氮化鈦層，一般作為刻蝕停止層；在這里，替代柵極22下還具有金屬柵極及采用HK材料的柵極電介質層(圖中未示出)；如圖2b所示，采用化學機械平坦化(CMP)方式對第一介質層77進行拋光，直到阻擋層66停止，然后去除替代柵極；如圖2c所示，在該CMOS器件表面沉積金屬層88，比如鎢或鋁層，填充替代柵極區域，然后采用CMP刻蝕至氮化硅層66停止；如圖2d所示，在該CMOS器件表面制作金屬塞99 ；在制作時，就是沉積一層介質層后，采用光刻和刻蝕工藝在金屬塞區域制作通孔后，采用金屬填充后，形成金屬塞99。在制作通孔時，以阻擋層作為刻蝕停止層；在上述過程中，在圖2b所述的過程中，在介質層會出現凹陷區域，在后續圖2c沉積金屬層88時，也會沉積到凹陷區域，在2d制作金屬塞99過程中，如果金屬塞99正好位于凹陷區域之上，就導致在制作通孔時，將沉積在凹陷區域的金屬層88作為刻蝕停止層，也就是刻蝕到凹陷區域停止，導致所制作的金屬塞99無法接通該CMOS器件的有源區域，導致最終制作的該CMOS器件斷路。為了克服這個問題，采用了另一種，如圖3a 圖3c所示,具體地如圖3a所示，按照圖I所述的過程在半導體襯底11上形成CMOS器件結構，該CMOS器件結構包括替代柵極22、源極及漏極(源極及漏極未示出)，在替代柵極22上還具有側墻55，該CMOS器件具有有阻擋層66 ;在阻擋層66表面上沉積第一介質層77 ；在這里，阻擋層66為鈦層或氮化鈦層，一般作為刻蝕停止層；在這里，替代柵極22下還具有金屬柵極及采用HK材料的柵極電介質層(圖中未示出)； 如圖3b所示，在第一介質層77上制作金屬塞99 ；在該步驟中，采用光刻和刻蝕工藝在金屬塞區域制作通孔后，采用金屬填充后，形成金屬塞99 ;在制作通孔時，以阻擋層作為刻蝕停止層；如圖3c所示，采用CMP方式對第一介質層77進行拋光，直到氮化硅層66停止，然后去除替代柵極，在該CMOS器件表面沉積金屬層88，比如鎢或鋁層，填充替代柵極區域，然后采用CMP刻蝕至氮化硅層66停止。由于在米用CMP方式拋光第一介質層77之前，已經制作了金屬塞99,且該金屬塞99接通該CMOS器件的有源區域，所以采用CMP對第一介質層77刻蝕時導致的凹陷不會影響金屬塞制作，解決了采用圖2a 圖2d所述的過程在制作金屬柵極過程中制作金屬塞產生的問題。但是，圖3a 圖3c所述的過程也存在缺陷，這是因為，在采用CMP方式拋光第一介質層中，需要同時拋光第一介質層和已經制作好的金屬塞，并在拋光過程中保證第一介質層平面和所制作的金屬塞平面等同，由于第一介質層和金屬塞的材料不同，所使用的拋光液也不同，所以在拋光過程中，很難保證第一介質層平面和所制作的金屬塞平面等同，所以圖3a 圖3c只是在理論上可行，但是無法在實際應用實現。
技術實現思路
有鑒于此，本專利技術提供一種，該方法能夠在實際應用中保證在制作柵極過程中所制作的金屬塞與有源區連通。本專利技術的技術方案是這樣實現的一種，該方法包括在半導體襯底的CMOS器件面沉積第一介質層，所述CMOS器件包括替代柵極；采用光刻和刻蝕工藝在第一介質層形成第一接觸孔后，在第一接觸孔中填充金屬，形成第一子金屬塞，第一子金屬塞高度不高于所述替代柵極；以第一子金屬塞作為拋光停止層，拋光第一介質層，去除所述替代柵極后，采用第二金屬層填充所述替代柵極區域；在半導體襯底的CMOS器件面依次沉積第二阻擋層和第二介質層，采用光刻和刻蝕工藝，以第二阻擋層為刻蝕停止層，在第二介質層形成第二接觸孔后，在第二接觸孔中填充第二金屬層，形成第二子金屬塞后，所述第一子金屬塞和第二子金屬塞構成金屬塞。 所述第二阻擋層為氮化硅。所述替代柵極下具有采用高介電常數材料的柵極電介質層，所述高介電常數材料為二氧化鉿Η 2、氧化硅鉿HfSiO或氮氧化硅鉿HfSiNO。在第一接觸孔中填充的金屬為鎢或鋁，在第一接觸孔中填充金屬，形成第一子金屬塞，過程為在第一介質層上沉積第一金屬層后，采用化學機械平坦化CMP方式或干法刻蝕方式去除第一介質層上的第一金屬層，該第一金屬層填充入第一接觸孔，然后對第一接觸孔中的金屬層進行干法刻蝕，刻蝕到不高于替代柵極的高度，形成第一子金屬塞。所述第二接觸孔在所述第一接觸孔的正上方，所述在第二接觸孔中填充第二金屬層，形成第二子金屬塞的過程為在第二介質層上沉積第二金屬層后，采用CMP方式或干法刻蝕方式，去除第二介質層上的第二金屬層，該第二金屬層填充入第二接觸孔，形成第二子金屬塞。所述干法刻蝕時采用六氟化硫SF6。所述采用光刻和刻蝕工藝，以第二阻擋層為刻蝕停止層，在第二介質層形成第二接觸孔后，在第二接觸孔中填充第二金屬層，形成第二子金屬塞的同時，還包括采用光刻和刻蝕工藝，以第二阻擋層為刻蝕停止層，在第二介質層形成連通金屬柵極的金屬塞通孔，在所述連通金屬柵極的金屬塞通孔填充第二金屬層，形成金屬柵極的金屬塞。從上述方案可以看出，本專利技術提供的方法在制作金屬柵極過程中，首先制作與替代柵極等高或低于金屬柵極的第一子金屬塞，該第一子金屬塞連通CMOS器件的有源區域，然后以該第一子金屬塞作為CMP停止層，CMP替代柵極上方的介質層，裸露替代柵極后，去除替代柵極，采用金屬填充替代柵極，得到金屬柵極，再在第一子金屬塞上方制作第二子金屬塞，第一子金屬塞與第二子金屬塞構成金屬塞，由于在制作金屬柵極過程中的采用CMP方式以第一子本文檔來自技高網...

【技術保護點】
一種在制作金屬柵極過程中制作金屬塞的方法，該方法包括：在半導體襯底的CMOS器件面沉積第一介質層，所述CMOS器件包括替代柵極；采用光刻和刻蝕工藝在第一介質層形成第一接觸孔后，在第一接觸孔中填充金屬，形成第一子金屬塞，第一子金屬塞高度不高于所述替代柵極；以第一子金屬塞作為拋光停止層，拋光第一介質層，去除所述替代柵極后，采用第二金屬層填充所述替代柵極區域；在半導體襯底的CMOS器件面依次沉積第二阻擋層和第二介質層，采用光刻和刻蝕工藝，以第二阻擋層為刻蝕停止層，在第二介質層形成第二接觸孔后，在第二接觸孔中填充第二金屬層，形成第二子金屬塞后，所述第一子金屬塞和第二子金屬塞構成金屬塞。

【技術特征摘要】

【專利技術屬性】
技術研發人員：洪中山，
申請(專利權)人：中芯國際集成電路制造上海有限公司，
類型：發明
國別省市：