縱向功率半導體器件的制造方法技術

本發明專利技術涉及半導體技術。本發明專利技術解決了現有具有槽柵超結的半導體功率器件的制造工藝難度較大的問題，提供了一種縱向功率半導體器件的制造方法，其技術方案可概括為：首先外延形成第一半導體區，在其頂部生長氧化層及淀積掩蔽層，并進行光刻，刻蝕形成第一溝槽，再在第一溝槽兩側壁形成氧化層，并濕法刻蝕去除該氧化層，再在其內壁形成氧化層，并在第一溝槽兩側壁形成第二半導體區，之后去除該氧化層，然后再次形成氧化層，填充絕緣介質并進行平坦化，再形成體區，在體區上刻蝕形成第二溝槽，并制作槽柵，最后形成源區和體接觸區，并進行各電極制備以及表面鈍化工藝。本發明專利技術的有益效果是，工藝難度較低，適用于MOS控制的縱向器件。

【技術實現步驟摘要】

本專利技術涉及半導體技術，特別涉及。
技術介紹
功率MOSFET是多子導電型器件，具有輸入阻抗高、頻率高、導通電阻具有正溫度系數等諸多優點。這些優點使其在功率電子領域得到了廣泛應用，大大提高了電子系統的效率。器件耐高壓需要漂移區較長且漂移區摻雜濃度低。然而，隨著漂移區長度的增加和摻雜濃度的降低，導致器件的導通電阻(Rm)增加，開態功耗增大，器件導通電阻Rm與擊穿電壓BV存在如下關系即R0n-BV2 5o 隨著制造工藝的進步，硅片上元胞密度做的越來越大，常規的平面柵VDMOS的比導通電阻下降受JFET (Junction field effect transistor)效應的限制已經達到極限。由于UMOS (U-type trench MOS, U型溝槽M0S)具有無JFET效應及高溝道密度的優勢，隨著工藝的進步，其比導通電阻可以做的很小。但即使采用的UMOS結構，當在高壓大電流應用時，由于漂移區的電阻占器件總電阻的絕大部分，所以硅極限的問題仍然沒有解決。在美國專利US patent 521627, 1993, semiconductor power devices withalternation conductivity type high-voltage breakdown regions [具有交替導電類型高耐壓區的半導體功率器件，提出在縱向功率器件(尤其是縱向M0SFET)中采用交替的P柱區和N柱區作為漂移層的思想，并稱其為“復合緩沖層”。1997 年 Tatsuhiko 等人(theory of semiconductor superjunctiondevices, Japanese Journal of Applied Physics，1997，半導體超結器件理論，日本應用物理學報)提出了“超結理論”。此后“超結”(superjunction，SJ)這一概念被眾多器件研究者所引用。將超結引入功率VDM0S，在提高耐壓的基礎上降低導通電阻；但為了獲得高性能的超結VDM0S，其工藝實現的難度較大。常規“超結”結構是采用多次外延、多次注入工藝形成外延層200X (X代表外延或者離子注入的序數，包括第一次外延所形成的第一半導體區2001、第二次外延所形成的第一半導體區2002、第三次外延所形成的第一半導體區2003、第四次外延所形成的第一半導體區2004、第五次外延所形成的第一半導體區2005)和離子注入區域300X(X代表外延或者離子注入的序數，第一次注入所形成的第二半導體區3001、第二次注入所形成的第二半導體區3002、第三次注入所形成的第二半導體區3003、第四次注入所形成的第二半導體區3004、第五次注入所形成的第二半導體區3005)，如圖I所示；然后經過退火工藝形成第一半導體區2’和第二導電半導體區3’，如圖2所示。首先，VDMOS器件耐壓越高，所需縱向P柱區和N柱區越深，因而制作深P柱區和N柱區外延和注入的次數很多，工藝難度很大，成本高；其次，采用多次注入、多次外延以及退火形成縱向的交替的P型和N型柱區，難以形成高濃度且窄條度的P型或N型柱區，因而限制了器件導通電阻的進一步降低；再次，“超結”器件的電學性能對電荷非平衡很敏感，工藝上須精確控制P柱區和N柱區的寬度和濃度，否則導致器件電學性能退化；最后，器件的體二極管反向恢復變硬等，而且在大電流應用時候會有可靠性下降以及由于橫向PN結耗盡層擴大造成的導通電阻下降等問題。美國專利US7, 230，310B2, (method of manufacturing semiconductor devicehaving composite buffer layer,具有復合緩沖層的半導體器件的制造方法2007)中采用刻槽并鍵合的方式形成超結結構，但對于刻槽的精度要求很高，工藝難度較大。文獻(Yoshiyuki Hattori, Takashi Suzuki, Masato Kodama, Eiko Hayashii, andTsutomu Uesugi, Shallow angle implantation for extended trench gate powerMOSFETs with super junction structure在具有延伸槽柵的超結功率MOSFET中的傾斜離子注入，ISPSD, 2001)提出了一種采用傾斜離子注入離子形成的槽柵超結VDMOS結構，在一定程度上降低了工藝成本；且由于這種工藝的特點，P柱區或N柱區可以做得很窄，在要求低功耗功率電子領域具有很好的應用前景。但是這種工藝中注入離子穿透槽側壁的氧化層，故需要精確控制氧化層的厚度，工藝難度大，對工藝比較敏感，耐壓也做不高； 中國專利CN 101267000A,(王彩琳，孫軍，氧化物填充的延伸溝槽柵超結MOSFET及其制造方法)和學位論文(孫軍，[SJ MOSFET特性分析與設計2008)公開圖3所示半導體器件及其制造工藝，該結構槽柵下的介質為微電子工藝中常用的SiO2介質，其工藝過程及其制造按照以下關鍵步驟(I)在襯底上外延生長形成第一導電類型的漂移區、外延或離子注入形成體區、離子注入形成體接觸區以及源區；(2)刻蝕第一導電類型的漂移區直至襯底，形成第一溝槽；(3)利用小傾角(即注入角度Θ )離子注入將第一溝槽的兩內側壁形成窄且雜質濃度較高的第二導電類型半導體區域，從而在槽兩側形成超結。經以上工藝后形成如圖4所示的剖面。(4)在第一溝槽內填充并平坦化二氧化硅；(5)刻蝕二氧化硅形成第二溝槽，在第二溝槽內制作槽柵。然而，在形成有源區(含體區、體接觸區以及源區)后再進行小傾角離子注入、氧化物填充延伸溝槽以及槽柵形成的工藝工藝步驟具有以下主要缺點(I)第一溝槽的介質填充和平坦化、槽柵制作以及平坦化將影響已形成的有源區(體區、體接觸區以及源區)；(2)為了確保小傾角注入的離子覆蓋槽兩側壁有源層以下所有的區域，且不覆蓋槽兩側壁的有源層，用于離子注入的掩模(圖4中標號102)制作要求高，注入角度需精確控制，增加了工藝難度；(3)器件耐壓越高，延伸溝槽越深，注入難度越大，工藝容差越??；(4)工藝上難以準確控制延伸溝槽內二氧化硅的高度。一方面，槽柵在縱向必須跨越體區(即延伸溝槽內氧化物的上表面不能高于體區的下表面)；另一方面，槽柵與漂移區交迭越長，柵-漏電容越大，且器件耐壓隨延伸溝槽內二氧化硅高度的減小而降低，故工藝上需準確控制延伸溝槽內二氧化硅的高度以確保器件電學性能。
技術實現思路
本專利技術的目的是克服目前具有槽柵超結的半導體功率器件的制造工藝難度較大的缺點，提供一種。本專利技術解決其技術問題，采用的技術方案是，，其特征在于，包括以下步驟a.在半導體襯底上外延形成第一半導體區；b.在所述第一半導體區頂部熱氧化生長氧化層，再淀積Si3N4掩蔽層，并涂抹光刻膠，進行光刻；c.在所述第一半導體區上，從所述第一半導體區的頂部局部向所述半導體襯底刻蝕，直到半導體襯底，形成第一溝槽，再去除光刻膠；d.采用熱氧化法在第一溝槽兩側壁形成氧化層，并濕法刻蝕去除該氧化層，以去掉所述第一溝槽兩側壁的損傷，再用熱氧化在所述第一溝槽內壁形成氧化層，該氧化層用于減小離子注入造成的損傷；e.采用傾斜離子注本文檔來自技高網...

【技術保護點】
縱向功率半導體器件的制造方法，其特征在于，包括以下步驟：a．在半導體襯底上外延形成第一半導體區；b．在所述第一半導體區頂部熱氧化生長氧化層，再淀積Si3N4掩蔽層，并涂抹光刻膠，進行光刻；c．在所述第一半導體區上，從所述第一半導體區的頂部局部向所述半導體襯底刻蝕，直到半導體襯底，形成第一溝槽，再去除光刻膠；d．采用熱氧化法在第一溝槽兩側壁形成氧化層，并濕法刻蝕去除該氧化層，以去掉所述第一溝槽兩側壁的損傷，再用熱氧化在所述第一溝槽內壁形成氧化層，該氧化層用于減小離子注入造成的損傷；e．采用傾斜離子注入在第一溝槽兩側壁形成窄且高濃度的第二半導體區，所述第一半導體區和第二半導體區構成整個器件的漂移區，并在第一溝槽兩側對稱分布，之后去除第一溝槽內壁的氧化層；f．在所述第一溝槽內壁熱氧化形成氧化層，之后在第一溝槽填充絕緣介質；g．對所述絕緣介質表面進行平坦化，使絕緣介質表面與半導體漂移區表面齊平，使平坦化之后的漂移區達到設定的厚度；h．在所述半導體漂移區上外延生長半導體，形成體區，半導體的外延橫向過生長使體區完全覆蓋所述第一溝槽的絕緣介質，并對體區表面平坦化，使平坦化之后的體區達到設定的厚度；i．在所述半導體漂移區上方的體區上，沿所述體區的頂部向半導體漂移區刻蝕，形成第二溝槽，以定義槽柵的位置和大小，所述第二溝槽深度等于或大于體區深度；j．在所述第二溝槽的兩側壁以及半導體漂移區表面制作槽柵；k．在所述體區表面進行離子注入形成源區和體接觸區，最后進行各電極制備以及表面鈍化工藝，形成完整的器件。...

【技術特征摘要】

【專利技術屬性】
技術研發人員：羅小蓉，周坤，范葉，范遠航，蔣永恒，王沛，王驍瑋，羅尹春，蔡金勇，張波，
申請(專利權)人：電子科技大學，
類型：發明
國別省市：