銅金屬覆蓋層的制備方法技術

一種銅金屬覆蓋層的制備方法，包括：步驟S1：提供具有冗余銅金屬填充的半導體器件；步驟S2：化學機械研磨冗余金屬銅填充所在的表面，并停止在所述防金屬擴散層；步驟S3：進行離子干法刻蝕，并使得所述銅金屬填充的第二上表面較所述溝槽結構之第一上邊沿具有預定高度h1的凹陷；步驟S4：淀積金屬覆蓋層；步驟S5：化學機械研磨去除防金屬擴散層且銅金屬填充的第二上表面具有金屬覆蓋層；步驟S6：淀積介質隔離保護層。本發明專利技術所述方法不僅可以在銅金屬填充上淀積金屬覆蓋層，且避免低介電常數介質層污染。同時，改善銅金屬填充與介質隔離保護層的粘附特性，減少了界面擴散和遷移，提高抗電遷移能力和應力遷移能力，最終提高了所述半導體器件的可靠性能。

【技術實現步驟摘要】

本專利技術涉及半導體器件
，尤其涉及一種。
技術介紹
隨著科學技術的不斷進步，后道互連在半導體芯片制造領域發揮著越來越重要的作用。另外，在先進制程中，圖形的關鍵尺寸也越來越小。為了獲得更低的信號延時和高性能的響應特性，45納米技術結點以下的銅互連層所用的介質材料的介電常數越來越低，孔隙率越來越高，結構更為疏松。線寬的減小和多孔介質材料應用對互連結構的可靠性提出更大挑戰。銅互連結構的可靠性問題主要涉及抗電遷移，介質擊穿，應力遷移，靜電累積放電 等離子引發的擊穿及封裝相關的可靠性等多個方面。作為導電、動力供應和信號傳遞的互連結構，其抗電遷移性能是銅互連可靠性能中最重要的一個方面。但是，在工作狀態下，溫度和電場的雙重因素會使得銅互連線中的銅原子在電子風的撞擊下產生定向移動，從而使得金屬銅從陰極端向陽極端發生移動，導致陰極端出現空洞和陽極端出現金屬擠出，最后引發互連結構的電阻變大，甚至斷路和短路，使整個芯片失效。對于銅互連結構而言，其電遷移的主導模式是界面擴散，因而伴隨著線寬的減少，界面的比例不斷增大，保障抗電遷移性能的難度也越來越達。由于集成電路芯片的應用范圍日益擴大，性能的要求也越來越高，因此保障可靠性性能，特別是提高抗電遷移性能成為芯片制造的重要問題。目前，研究者從多方面提出了提高銅互連結構的抗電遷移性能的途徑，比如采用制造導向性設計(Design for Manufacture)從設計規則方面進行圖形優化,對容易出現電遷移問題的結構或圖形進行約束或禁止，從設計上給出金屬互連所能承受的最大電流密度；采用多層介質覆蓋層以提高結合力和密封性能以降低銅的界面擴散系數；以及在銅的頂部生長金屬覆蓋層提高抗電遷移性能和應力遷移性能的方法。如專利申請號為200310124737. 6的中國專利所揭露的具有雙覆蓋層的半導體器件的互連及其制造方法，所述半導體器件的互連是一種銅金屬鑲嵌互連，在用化學機械拋光加工過的銅層上形成覆蓋層，該覆蓋層是氮化硅層和碳化硅層的雙層結構。因此，有可能在提供優良的漏電流抑制作用的同時維持碳化硅層的高刻蝕選擇性和低介電常數。該覆蓋層是由順序淀積的氮化硅層和碳化硅層形成的雙層結構。該專利專利技術人認為，由于提高了界面間表面的界面特性，所以在界面間表面中不會出現孔洞；由于界面性能得到強化，因而可以提高其抗電遷移性能。但是，所述方法忽略了金屬銅和介質阻擋層的界面，而金屬銅和介質阻擋層直接接觸的界面結合力較差，因此該方法可用于降低漏電流而對電遷移性能的提聞相當有限。又如專利申請號為200980138541. 8的中國專利所揭露的用于形成釕金屬覆蓋層的方法，所述方法通過沉積釕(Ru)金屬于半導體器件制造中以改善銅(Cu)金屬中的電遷移和應力遷移。該專利的實施例包括用NHx(X < 3)自由基和H自由基處理包括金屬層和低K電介質材料的圖案化襯底，以提高Ru金屬層在金屬銅層上相對于在低K電介質材料上的沉積選擇比。另外，在專利號為00810831. 5的中國專利所揭露的具有高抗電遷移的導體的制作方法及其結構中提出采用涂覆的方法選擇性的將金屬覆蓋層CoWP (鈷鎢磷)沉積到銅表面，提高的抗電遷移性能和抗應力遷移性能。上述兩個中國專利均涉及到金屬覆蓋層的選擇性沉積。即，淀積所述金屬覆蓋層在所述銅金屬層和所述介質保護層之間形成一個過渡層，可以明顯的提高兩者的結合力，能極大地提高互連結構的抗電遷移性能。上述兩個專利的技術方案均理想化的通過選擇性生長僅在銅結構上形成金屬覆蓋層。但是，在實際生產工藝中，僅依靠涂覆過程或沉積過程的選擇性生長均無法避免金屬覆蓋層在電介質材料上的沉積。勢必會導致金屬覆蓋層對電介質材料，特別是疏松的多孔介質材料的金屬粘污，導致漏電流大增，擊穿特性銳減。為此，如何能夠采用簡單有效的方法實現在金屬銅表面形成金屬覆蓋層，而不會在絕緣介質上產生不需要的金屬殘留，實現完全選擇性的生長銅金屬覆蓋層成為本領域亟待解決的問題。故針對現有技術存在的問題，本案設計人憑借從事此行業多年的經驗，積極研究改良，于是有了本專利技術一種。
技術實現思路
本專利技術是針對現有技術中，傳統的僅用于降低漏電流，而對電遷移性能的提高相當有限；另一方面，僅依靠涂覆過程或沉積過程的選擇性生長均無法避免金屬覆蓋層在電介質材料上的沉積，導致金屬覆蓋層對電介質材料，特別是疏松的多孔介質材料的金屬粘污，進而使得漏電流大增，擊穿特性銳減等缺陷提供一種。為了解決上述問題，本專利技術提供一種，所述方法包括執行步驟SI :提供具有冗余銅金屬填充的半導體器件；執行步驟S2 :化學機械研磨所述具有冗余銅金屬填充的半導體器件之冗余金屬銅填充所在的表面，并將所述研磨停止在所述防金屬擴散層；執行步驟S3 :對經過所述步驟S2平坦化處理后的半導體器件進行離子干法刻蝕，通過調節所述等離子的種類、密度、功率、加速電壓、干刻時間，以及刻蝕氣體的種類和流量的其中之一或者其組合，使其對所述銅金屬填充具有很高的材料去除率，對所述防金屬擴散層具有低去除率，并使得所述銅金屬填充的第二上表面較所述溝槽結構之第一上邊沿具有預定高度h的凹陷；執行步驟S4 :在所述銅金屬填充的第二上表面和所述防金屬擴散層的第三上表面淀積金屬覆蓋層，所述金屬覆蓋層與所述銅金屬填充形成金屬對金屬的化學鍵和金屬鍵，并在電力作用下所述金屬覆蓋層與所述銅金屬填充電性連接；執行步驟S5 :通過化學機械研磨去除所述防金屬擴散層，并對所述低介電常數介質層保持一定的過研磨，以完全去除所述防金屬擴散層且所述銅金屬填充的第二上表面具有所述金屬覆蓋層，所述金屬覆蓋層與所述低介電常數介質層具有共平面的上表面；執行步驟S6 :在所述金屬覆蓋層與所述低介電常數介質層共平面的上表面淀積所述介質隔離保護層，以防止所述金屬覆蓋層氧化或者腐蝕。可選地，所述具有冗余銅金屬填充的半導體器件的制備方法進一步包括在具有下層金屬連線的硅基襯底上設置低介電常數介質層；在所述低介電常數介質層中刻蝕形成所述溝槽結構；在所述溝槽結構內及其低介電常數介質層的第一上表面淀積防金屬擴散層；在所述溝槽結構內淀積所述銅籽晶層，并通過電鍍工藝進行金屬銅填充以形成所述冗余銅金屬填充。 可選地，所述低介電常數介質層的相對介電常數為2. 5。可選地，所述防金屬擴散層為鉭、氮化鉭的其中之一。可選地，所述金屬覆蓋層為釕、銥、鋨、銠、鈷鎢磷、鎘、錳及其金屬化合物或合金。可選地，所述金屬覆蓋層的厚度為10 2000埃。可選地，所述金屬覆蓋層的淀積方式為PVD、MOCVD, PLD以及濕法涂覆的其中之O可選地，所述進一步包括在所述金屬覆蓋層淀積后，對所述半導體器件進行熱處理工藝，所述熱處理的溫度為100 450°C，所述熱處理時間為I 200min。可選地，所述中所述過研磨的程度取決于所述預定高度hi,以及所述金屬覆蓋層的厚度。可選地，所述過研磨的程度以完全去除所述防金屬擴散層且所述銅金屬填充的第一上表面具有所述金屬覆蓋層。可選地，所述防金屬擴散層的過研磨中所述防金屬擴散層被去除的厚度為100 800 埃。可選地，所述介質隔離保護層為氮化硅、碳化硅、氮氧化硅，氮摻雜的碳化硅的其中之一或者其組合層。可選地，所述介質隔離保護層的厚度為50 1000埃。可選地，所述介質隔離保護層為氮本文檔來自技高網...

【技術保護點】
一種銅金屬覆蓋層的制備方法，其特征在于，所述方法包括：執行步驟S1：提供具有冗余銅金屬填充的半導體器件；執行步驟S2：化學機械研磨所述具有冗余銅金屬填充的半導體器件之冗余金屬銅填充所在的表面，并將所述研磨停止在所述防金屬擴散層；執行步驟S3：對經過所述步驟S2平坦化處理后的半導體器件進行離子干法刻蝕，通過調節所述等離子的種類、密度、功率、加速電壓、干刻時間，以及刻蝕氣體的種類和流量的其中之一或者其組合，使其對所述銅金屬填充具有高的材料去除率，對所述防金屬擴散層具有低的材料去除率，并使得所述銅金屬填充的第二上表面較所述溝槽結構之第一上邊沿具有預定高度h1的凹陷；執行步驟S4：在所述銅金屬填充的第二上表面和所述防金屬擴散層的第三上表面淀積金屬覆蓋層，所述金屬覆蓋層與所述銅金屬填充形成金屬對金屬的化學鍵和金屬鍵，并在電力作用下所述金屬覆蓋層與所述銅金屬填充電性連接；執行步驟S5：通過化學機械研磨去除所述防金屬擴散層，并對所述低介電常數介質層保持過研磨，以完全去除所述防金屬擴散層且所述銅金屬填充的第二上表面具有所述金屬覆蓋層，所述金屬覆蓋層與所述低介電常數介質層具有共平面的上表面；執行步驟S6：在所述金屬覆蓋層與所述低介電常數介質層共平面的上表面淀積所述介質隔離保護層，以防止所述金屬覆蓋層氧化或者腐蝕。...

【技術特征摘要】

【專利技術屬性】
技術研發人員：張亮，
申請(專利權)人：上海華力微電子有限公司，
類型：發明
國別省市：