非易失性存儲器中的編程操作在預定接合處被分割為更小的片段用于在不同時間執行。預定接合處使得當在下一片段中重新開始操作時它們允許明確識別以便操作可以繼續而無需從該操作的最開始重新開始。這通過要求每個片段的編程序列是基本的、即僅在預定類型的編程步驟處終止而實現。在下一片段中，通過檢測在一組編程的字線之間的ECC錯誤的預定樣式來識別終止編程步驟。
【技術實現步驟摘要】
【國外來華專利技術】
本申請涉及諸如半導體快閃存儲器的可再編程非易失性存儲器系統的操作，更具體地，涉及處理編程暫停和重新開始。
技術介紹
能夠非易失性存儲電荷的固態存儲器、特別是被封裝為小型規格卡的EEPROM和快閃EEPROM形式的固態存儲器最近成為各種移動和手持設備、特別是信息裝置和消費電子產品中的存儲選擇。不同于也是固態存儲器的RAM (隨機存取存儲器)，快閃存儲器是非易失性的，并且即使在切斷電源之后仍保持它所存儲的數據。而且，不同于ROM (只讀存儲器)，快閃存儲器時可重寫的，類似于盤存儲設備。盡管成本更高，但是快閃存儲器正被更多地用于大容量存儲應用中。基于諸如硬盤驅動和軟盤的旋轉磁介質的傳統大容量存儲不適 合于移動和手持環境。這是因為盤驅動傾向于體積大，易出現機械故障，并且具有高等待時間和高功率要求。這些不希望的屬性使得基于盤的存儲在大部分移動和便攜式應用中不實用。另一方面，嵌入式和可移動卡形式這兩種的快閃存儲器由于其小尺寸、低功耗、高速和高可靠性特征而理想地適合于移動和手持環境。快閃EEPROM類似于EEPROM (電可擦除可編程只讀存儲器)之處在于其是可被擦除的非易失性存儲器，并且使新數據被寫或“編程”到其存儲器單元中。在場效應晶體管結構中，兩者利用在源極和漏極區域之間的、位于半導體襯底中的溝道區之上的浮置(未連接)導電柵極。然后在浮置柵極之上提供控制柵極。由被保留在浮置柵極上的電荷量來控制晶體管的閾值電壓特性。也就是，對于浮置柵極上給定水平的電荷，存在必須在“導通”晶體管之前施加到控制柵極以允許在其源極和漏極區之間導電的相應電壓(閾值)。具體地，諸如快閃EEPROM的快閃存儲器允許同時擦除存儲器單元的全部塊。浮置柵極可以保持一個范圍的電荷，因此可以被編程到在閾值電壓窗內的任何閾值電壓電平。由器件的最小和最大閾值電平來界定(delimit)閾值電壓窗的大小，該最小和最大閾值電平又對應于可以被編程到浮置柵極上的電荷的范圍。閾值窗通常取決于存儲器器件的特性、工作條件和歷史。在該窗內的每個不同的可分辨的閾值電壓電平范圍原則上可以用于指定單元的明確的存儲器狀態。在目前的商業產品中，快閃EEPROM陣列的每個存儲元件通常通過工作在二進制模式而存儲單個位的數據，在該二進制模式中，存儲元件晶體管的兩個范圍的閾值電平被定義為存儲級。晶體管的閾值電平對應于在其存儲元件上存儲的電荷水平的范圍。除了縮小存儲器陣列的尺寸之外，趨勢是通過在每個存儲元件晶體管中存儲多于一位的數據而進一步增加這樣的存儲器陣列的數據存儲的密度。這通過為每個存儲元件晶體管定義多于兩個閾值電平作為存儲狀態來實現，現在四個這樣的狀態(每個存儲元件2位數據)被包括在商業產品中。也在實現更多的存儲狀態，比如每個存儲元件16個狀態。每個存儲元件存儲器晶體管具有其可以在其中實際操作的某個總范圍(窗)的閾值電壓，并且該范圍被劃分為對其定義的多個狀態加上允許各狀態彼此之間清楚區分的狀態之間的余量。顯然，存儲器單元被配置為存儲的位越多，其需要工作在的誤差余量越小。通常通過兩種機制之一來將充當存儲器單元的晶體管編程到“已編程”狀態。在“熱電子注入”中，施加到漏極的高電壓加速了穿過襯底溝道區的電子。同時，施加到控制柵極的高電壓拉動熱電子經過薄柵極電介質到浮置柵極上。在“隧穿注入”中，相對于襯底，高電壓被施加到控制柵極。以此方式，將電子從襯底拉到中間的(intervening)浮置柵極。雖然歷史上使用術語“編程”來描述通過將電子注入到存儲器單元的初始被擦除的電荷存儲單元以便更改存儲器單元的狀態的向存儲器的寫入，但是現在該術語已經與諸如“寫入”或“記錄”的更常用的術語可互換地使用。可以通過多種機制來擦除存儲器器件。對于EEPR0M，可通過相對于控制柵極向襯底施加高電壓以便誘導浮置柵極中的電子遂穿過薄氧化物到襯底溝道區(即，Fowler-Nordheim隧穿)而電擦除存儲器單元。通常，EEPROM可逐字節擦除。對于快閃EEPR0M，該存儲器可一次性電擦除或一次一個或多個最小可擦除塊地電擦除，其中最小可擦除塊可以有一個或多個扇區組成，并且每個扇區可以由512字節或更多的數據組成。·存儲器器件通常包括可以被安裝在卡上的一個或多個存儲器芯片。每個存儲器芯片包括由諸如解碼器和擦除、寫和讀電路的外圍電路支持的存儲器單元的陣列。更復雜的存儲器器件還與進行智能和更高級的存儲器操作和接口的外部存儲器控制器一起工作。存在現今正使用的許多商業上成功的非易失性固態存儲器器件。這些存儲器器件可以是快閃EEPR0M，或可以使用其他類型的非易失性存儲器單元。在美國專利No. 5070032、5095344、5315541、5343063 和 5661053,5313421 和 6222762 中給出了閃存和系統及其制造方法的例子。具體地，在美國專利No. 5570315,5903495,6046935中描述了具有NAND串結構的閃存器件。而且還由具有用于存儲電荷的介電層的存儲器單元制造非易失性存儲器器件。取代先前描述的導電浮置柵極元件，使用介電層。由Eitan等人的“NR0M:A Novel Localized Trapping, 2_Bit Nonvolatile Memory Cell，，，IEEE ElectronDevice Letters, Vol. 21, No. 11，2000年11月，543-545頁描述了利用介電存儲元件的這種存儲器器件。0N0介電層延伸穿過在源極和漏極擴散之間的溝道。用于一個數據位的電荷被定位在與漏極相鄰的介電層中，且用于另一數據位的電荷被定位在與源極相鄰的電介質層中。例如，美國專利No. 5768192和6011725公開了具有夾在兩個二氧化硅層之間的俘獲(trapping)電介質的非易失性存儲器單元。通過分別讀取該電介質內的空間上分離的電荷存儲區域的二進制狀態來實現多狀態數據存儲。為了改善讀取和編程性能，并行地讀取或編程陣列中的多個電荷存儲元件或存儲器晶體管。從而，一起讀取或編程一“頁”的存儲器元件。在現有存儲器架構中，一行通常包含幾個交織的頁，或者它可能構成一頁。一頁的所有存儲器元件將被一起讀取或編程。寫入的數據中的錯誤在再次所述的存儲器系統的類型以及包括磁盤存儲系統的其他類型中，通過使用錯誤校正技術來維持被存儲的數據的完整性。最普遍地，對同時被存儲的每個扇區或者其他單位的數據計算錯誤校正碼(ECC)，并且該ECC與該數據一起存儲。ECC最普遍與用戶數據的單元組一起存儲，其中已經根據該用戶數據的單元組計算了該ECC。用戶數據的單元組可以是扇區或者多扇區的頁。當從存儲器讀取此數據時，ECC用于確定被讀取的用戶數據的完整性。通常可以通過使用ECC來校正單元組的數據內的數據的錯誤位。趨勢是降低存儲器系統的尺寸以便能夠將更多的存儲器單元放在系統中并使得該系統盡可能地小以適合更小的主機設備。通過電路的更高集成以及配置每個存儲器單元以存儲更多位數據的組合來增加存儲器容量。這兩種技術需要存儲器以增加的更收緊的錯誤余量來工作。這又對ECC矯正錯誤帶來更多要求。可以設計ECC以校正預定數量的錯誤位。其需要校正的位越多，ECC將越復雜并計算強度越大。非易失性存儲器通常與主本文檔來自技高網...
【技術保護點】
【技術特征摘要】
【國外來華專利技術】...
【專利技術屬性】
技術研發人員：SA戈羅比茨，GA達西杰，
申請(專利權)人：桑迪士克科技股份有限公司，
類型：
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。