平坦化蝕刻硬掩模以增加圖案密度與縱橫比制造技術

提供了用于在處理腔室中制造半導體器件的方法。在一個實施例中，一種方法包括下列步驟：在襯底上沉積第一基底材料，第一基底材料具有第一組互連特征；以可灰化材料填充第一組互連特征的上部；平坦化第一基底材料的上表面，使得填充在第一組互連特征中的可灰化材料的上表面提供基本上平坦的外表面；在所述基本上平坦的外表面上沉積膜疊層，模疊層包含第二基底材料；在第二基底材料中形成第二組互連特征，其中第二組互連特征與第一組互連特征對齊；以及從第一基底材料移除可灰化材料，以將第二組互連特征連接至第一組互連特征。

【技術實現(xiàn)步驟摘要】
【國外來華專利技術】
本專利技術的實施例一般關于集成電路的制造，且特別關于平坦化蝕刻硬掩模工藝(planarizing etch hardmask process),所述工藝用于在期望的膜疊層中獲得增加的縱橫比的特征，或增加給定區(qū)域的圖案密度。相關技術描述集成電路已演進為可在單個芯片上容納數(shù)百萬個電晶體、電容器和電阻器的復雜器件。芯片設計的進化持續(xù)要求更快的電路及更大的電路密度。對于更快的電路以及更大的電路密度的要求也對用來制造此類集成電路的材料帶來了相對應的要求。硬掩模幾乎在集成電路制造工藝的每一個步驟中使用，用于前端和后端工藝兩 者。隨著器件尺寸縮小以及圖案結構日益復雜和難以制造，蝕刻硬掩模變得更重要，因為當前可用的光阻無法滿足蝕刻抗性要求，并且光阻僅是用來進行影像轉移而不是在光刻和蝕刻工藝中作為蝕刻掩模。作為替代，接收影像圖案的硬掩模日漸成為在下方層中有效蝕刻圖案的首要材料。非晶氫化碳是一種可用作金屬、非晶硅以及介電材料(如二氧化硅或氮化硅材料)等的硬掩模的材料。由于具有高化學惰性、光學透明性且易于移除，非晶氫化碳，亦稱為非晶碳，通常用作半導體應用中的蝕刻硬掩模。器件幾何尺寸的持續(xù)縮減已對在半導體襯底上形成納米尺度特征(所述納米尺度特征相距納米尺度的距離)的方法產(chǎn)生需求。然而，隨著最小特征尺寸的降低，由于已達到現(xiàn)今光刻工藝中的光學分辨率極限，半導體工業(yè)正面臨圖案化亞32nm的限制。同時，對于具有增加的電路密度和/或高縱橫比結構以實現(xiàn)較高器件性能的器件總是有很大的需求。因此，需要改進的圖案化工藝，所述改進的圖案化工藝能增加給定區(qū)域的圖案密度，或能在用于半導體應用的期望膜疊層中獲得增加的縱橫比特征。
技術實現(xiàn)思路
本專利技術的實施例提供一種半導體器件以及用于在處理腔室中制造半導體器件的方法。在一個實施例中，所述方法包括下列步驟在襯底上沉積第一基底材料，第一基底材料具有第一組互連特征；以可灰化材料填充第一組互連特征的上方部分，所述可灰化材料的填充達到能保護第一組互連特征免受后續(xù)工藝影響、同時在期望的時候可易于移除的程度；平坦化第一基底材料的上方表面，使得填充于第一組互連特征中的可灰化材料的上方表面與第一基底材料的上方表面處在相同水平；提供第一基底材料的基本上平坦的外表面；在第一基底材料的基本上平坦的外表面上沉積第一膜疊層，第一膜疊層包含第二基底材料；在第二基底材料中形成第二組互連特征，其中第二組互連特征與第一組互連特征對齊；以及從第一基底材料移除可灰化材料，從而通過將第二組互連特征連接至第一組互連特征，來擴展半導體器件的特征深度。在另一實施例中，所述方法包括下列步驟在襯底上沉積第一基底材料，第一基底材料具有形成于所述第一基底材料中的第一組互連特征；以可灰化材料填充第一組互連特征，所述可灰化材料的填充達到能保護第一組互連特征免受后續(xù)工藝影響、同時在期望的時候可易于移除的程度；平坦化第一基底材料的上方表面，使得填充于第一組互連特征中的可灰化材料的上方表面與第一基底材料的上方表面處在相同水平；提供第一基底材料的基本上平坦的外表面；在第一基底材料上沉積第一膜疊層，第一膜疊層包含沉積在第一基底材料的基本上平坦的外表面上的第二基底材料、沉積在第二基底材料上的第一非晶碳層、沉積在第一非晶碳層上的第一抗反射涂布層，以及沉積在第一抗反射涂布層上的第一光阻層；將待轉移至下方的第二基底材料的第一圖案的圖像導入第一光阻層，其中第一圖案與第一基底材料中的第一組互連特征對齊；使用第一光阻層作為掩模將第一圖案轉移至第一抗反射涂布層；以及使用第一非晶碳層作為硬掩模，以經(jīng)過第一非晶碳層將第一圖案轉移到第二基底材料中，從而在第二基底材料中形成第二組互連特征。在又一實施例中，所述方法包括下列步驟提供基底材料，所述基底材料具有沉積在所述基底材料上的第一膜疊層，其中基底材料形成于襯底上并具有以非晶碳材料填充的第一組互連特征，第一膜疊層包括沉積在基底材料的表面上的第一非晶碳層、沉積在第一·非晶碳層上的第一抗反射涂布層、以及沉積在第一抗反射涂布層上的第一光阻層；以及通過相對于襯底將第一光阻層上的掩模的投影橫向移動期望距離，從而將待轉移至下方的基底材料的第一特征圖案導入第一光阻層，以圖案化第一光阻層的一部分，其中第一特征圖案不與第一組互連特征對齊。在另一實施例中，提供了一種半導體器件。所述半導體包括襯底，襯底具有沉積在所述襯底上的基底材料，其中基底材料具有一組互連特征，所述一組互連特征的上部以可灰化材料填充，以提供基底材料的基本上平坦的外表面；經(jīng)圖案化的非晶碳層，所述經(jīng)圖案化的非晶碳層形成在基底材料上，經(jīng)圖案化的非晶碳層具有第一特征圖案，第一特征圖案與所述一組互連特征對齊；以及經(jīng)圖案化的抗反射涂布層，所述經(jīng)圖案化的抗反射涂布層形成在所述經(jīng)圖案化的非晶碳層上，經(jīng)圖案化的非晶碳層具有第二特征圖案，所述第二特征圖案與所述一組互連特征對齊。附圖簡述為使本專利技術的上述特征得以更詳細被了解，已參照實施例而更具體說明以上所簡述的本專利技術，其中部分實施例在所述附圖中示出。然而，應注意的是，附圖僅為說明本專利技術的典型實施例，而非用于限制本專利技術的范圍，因為本專利技術亦允許其它等效實施例。圖I為襯底處理系統(tǒng)的示意圖，所述襯底處理系統(tǒng)可用來進行根據(jù)本專利技術的實施例的非晶碳層沉積；圖2描繪根據(jù)本專利技術的一個實施例的沉積工藝的流程圖，所述工藝用于使期望膜疊層中的給定區(qū)域的圖案密度倍增；圖3A至3N描繪使用圖2所示出的順序的膜疊層的一系列示意剖面視圖；圖4描繪根據(jù)本專利技術的一個實施例的沉積工藝400的流程圖，沉積工藝400用于在期望的膜疊層中獲得具有高縱橫比的互連特征；圖5A至5N描繪使用圖4所示出的順序的膜疊層的一系列示意剖面視圖；以及具體描述本專利技術的實施例大體而言提供改進的圖案化工藝，用于使期望膜疊層中的圖案密度倍增，以供各種應用所用，所述各種應用諸如金屬接點、源極/漏極接點、電容器或淺溝槽隔離(shallow trench isolation)。以下所述的實施例也提供了平坦化蝕刻硬掩模工藝，用于通過使期望高度的膜疊層中的互連特征的縱橫比幾乎翻倍，來改進集成電路器件性能。示例性硬件圖I為可用來進行根據(jù)本專利技術的實施例的特征和/或非晶碳層沉積的襯底處理系統(tǒng)即系統(tǒng)1000的示意圖。合適的系統(tǒng)的實例包括CENTURA 系統(tǒng)，所述CENTURA 系統(tǒng)可使用DxZ 處理腔室PRECISION 5000 系統(tǒng)PRODUCER 系統(tǒng)，諸如PRODUCER SE 處理腔室及PR0DUCERGT 處理腔室，上述系統(tǒng)全部可從美國加尼福尼亞州圣克拉拉市(SantaClara)的 Applied Materials, Inc.買至丨J。系統(tǒng)1000包括工藝腔室1025、氣體面板1030、控制單元1010及其它硬件部件，如 電源供應器以及真空泵。本專利技術所用系統(tǒng)的一個實施例的細節(jié)描述于2002年4月2日頒證的共同轉讓的題為“High TemperatureChemical Vapor Deposition Chamber (高溫化學氣相沉積腔室)”的美國專利第6，364，954號中，所述美國專利在此以引用方式并入本文中。工藝腔室1025通常包含支撐基座1050，支撐基座1050用來支撐襯底，如半導體襯底1090。此基座1050在工藝本文檔來自技高網(wǎng)...

【技術保護點】

【技術特征摘要】
【國外來華專利技術】...

【專利技術屬性】
技術研發(fā)人員：M·J·西蒙斯，K·D·李，C·陳，P·賴利，S·拉蒂，
申請(專利權)人：應用材料公司，
類型：
國別省市：