采用選擇性腐蝕制備帶有絕緣埋層的襯底的制備方法技術

本發明專利技術提供了一種采用選擇性腐蝕制備帶有絕緣埋層的襯底的制備方法，包括如下步驟：提供器件襯底和支撐襯底；采用離子注入在器件襯底中形成腐蝕自停止層，并將器件襯底分離成犧牲層和器件層；在支撐襯底的正面和背面均形成絕緣層；以支撐襯底正面的絕緣層的暴露表面以及器件襯底的器件層的暴露表面為鍵合面，將器件襯底和支撐襯底鍵合在一起；采用旋轉腐蝕工藝除去犧牲層和腐蝕自停止層，形成由器件層、絕緣層和支撐襯底構成的帶有絕緣埋層的襯底。

【技術實現步驟摘要】
本專利技術是關于一種制備絕緣體上硅材料的方法，特別涉及采用選擇性腐蝕制備帶有絕緣埋層的襯底的制備方法。
技術介紹
與體硅器件相比，絕緣體上硅(SOI)器件具有高速、低驅動電壓、耐高溫、低功耗以及抗輻照等優點，備受人們的關注，在材料和器件的制備方面都得到了快速的發展。SOI材料按其頂層硅薄層的厚度，可分為薄膜SOI (頂層硅通常小于I μ m)和厚膜SOI (頂層硅通常大于I μ m)兩大類。薄膜SOI市場95%的應用集中在8英寸和12英寸，其中絕大多數用戶為尖端微電子技術的引導者，如IBM、AMD、Motorola、Intel、UMC、TSMC, OKI等。目前供應商為日本信越(SEH)、法國Soitec、日本SUMC0，其中前兩家供應了約90 %以上的產品。薄膜SOI市場主要的驅動力來自于高速、低功耗產品，特別是微處理器(CPU)應用。這些產 品的技術含量高，附加值大，是整個集成電路的龍頭。很多對SOI的報道均集中在以上這些激動人心的尖端應用上，而實際上SOI早期的應用集中在航空航天和軍事領域，現在拓展到功率和靈巧器件以及MEMS應用。特別是在汽車電子、顯示、無線通訊等方面發展迅速。由于電源的控制與轉換、汽車電子以及消費性功率器件方面對惡劣環境、高溫、大電流、高功耗方面的要求，使得在可靠性方面的嚴格要求不得不采用SOI器件。在這些領域多采用厚膜SOI材料，集中在6英寸和8英寸，目前的用戶包括美國 Maxim、ADI、TI (USA),日本 NEC、Toshiba、Panasonic、Denso、TI (Japan)、FUJI、Omron等，歐洲Philips、X-Fab等。這個領域的特點在于SOI器件技術相對比較成熟，技術含量相對較低，器件的利潤也相對降低，對SOI材料的價格比較敏感。在這些SOI材料用戶里面，很大的應用主要來源于各種應用中的驅動電路如Maxim的應用于主要為手機接受段的放大器電路Panasonic、TI、FUJI、Toshiba、NEC等主要應用在顯示驅動電路中的掃描驅動電路；DENS0的應用主要在汽車電子、無線射頻電路等；Toshiba的應用甚至在空調的電源控制電路中；0mrOn主要在傳感器方面；ADI也主要在高溫電路、傳感器等；而Phillips的應用則主要是功率器件中的LDM0S，用于消費類電子中如汽車音響、聲頻、音頻放大器等；韓國的Magnchip(Hynix)則為Kopin生產用于數碼相機用的顯示驅動電路和為LG生產的PDP顯示驅動電路等。目前，SOI材料的制備技術主要有注氧隔離技術(SMOX)、鍵合及背面腐蝕技術(BESOI)及其所衍生出來的智能剝離技術(Smart-cut)、外延層轉移技術(ELTRAN)等。其中，由于鍵合及背面腐蝕技術具有工藝簡單、成本低等優點，因此受到人們的重視，雖然埋氧層厚度連續可調，但是通過研磨或者腐蝕的辦法減薄頂層硅，頂層硅的厚度均勻性很難得到精確控制。如P. B. Mumola等在頂層硅厚度為1±0. 3 μ m鍵合減薄SOI材料的基礎上，采用計算機控制局部等離子減薄的特殊辦法，將頂層硅減薄到O. I μ m，平整度僅能控制在±0. 01 μ m，這也就限制了鍵合減薄SOI材料在對頂層硅厚度均勻性要求高等方面的應用。而采用SMOX技術制備的SOI材料，雖然具有優異的頂層硅厚度均勻性，但由于受到注入劑量和能量的限制，埋氧層最大厚度很難超過400nm，并且SMOX工藝是利用高溫退火，促進氧在硅片內部聚集成核而形成連續埋氧層，但是埋氧層中存在的針孔使其絕緣性能不如熱氧化形成的SiO2，擊穿電壓僅6MV/cm左右，這些缺點限制了 SMOX材料在厚埋層(大于400nm)方面的應用。Smart-cut技術在鍵合技術的基礎上發展而來,并且其頂層娃的厚度由氫離子的注入能量所決定，其厚度連續可調，因此該技術可以同時滿足埋氧層厚度和頂層硅均勻性的要求，但是該技術由于采用氫離子注入剝離器件層，因此生產成本較高。外延層轉移技術需要在多孔硅上外延單晶硅層，缺陷控制困難，該技術尚未成熟，并沒有應用的報道。上文提到，由于鍵合及背面腐蝕技術具有工藝簡單、成本低等優點，但是均勻性較難控制。其主要出發點是在重摻雜器件襯底上外延輕摻雜的器件層，鍵合后研磨減薄，利用HF、HN03以及CH3COOH的混合腐蝕溶液對輕重摻層不同的腐蝕速率去除重摻雜層，實現輕摻雜層的轉移，制備出厚膜SOI襯底。常規方法存在的問題在于腐蝕過程中，該腐蝕不易控制，導致制備出的SOI襯底頂層硅均勻性較差
技術實現思路
本專利技術所要解決的技術問題是，提供一種采用選擇性腐蝕制備帶有絕緣埋層的襯底的制備方法，能夠精確控制襯底頂層半導體層的厚度以及均勻性。為了解決上述問題，本專利技術提供了一種采用選擇性腐蝕制備帶有絕緣埋層的襯底的制備方法，包括如下步驟提供器件襯底和支撐襯底；采用離子注入在器件襯底中形成腐蝕自停止層，并將器件襯底分離成犧牲層和器件層；在支撐襯底的正面和背面均形成絕緣層；以支撐襯底正面的絕緣層的暴露表面以及器件襯底的器件層的暴露表面為鍵合面，將器件襯底和支撐襯底鍵合在一起；采用旋轉腐蝕工藝除去犧牲層和腐蝕自停止層，形成由器件層、絕緣層和支撐襯底構成的帶有絕緣埋層的襯底。作為可選的技術方案，在支撐襯底的正面和背面均形成絕緣層之前，進一步包括如下步驟在支撐襯底背面形成保護層；對支撐襯底正面實施減薄，以對支撐襯底的厚度進行修正。作為可選的技術方案，在采用旋轉腐蝕工藝除去犧牲層和腐蝕自停止層之前，進一步采用研磨工藝減薄犧牲層。作為可選的技術方案，支撐襯底的正面和背面形成絕緣層具有相同的厚度，且由相同的材料構成。 作為可選的技術方案，所述鍵合的步驟實施完畢后，進一步對鍵合界面實施退火。本專利技術的優點在于，通過注入形成自停止層，器件層的厚度由注入深度決定，該厚度精確可控且厚度均勻，進一步在支撐襯底背面設置絕緣層，可以避免在腐蝕過程中對支撐襯底造成損傷。附圖說明附圖I所示是本專利技術具體實施方式所述方法的實施步驟流程圖。附圖2A至附圖2E所示是本專利技術具體實施方式所述方法的工藝流程圖。具體實施例方式接下來結合附圖詳細介紹本專利技術所述一種采用選擇性腐蝕制備帶有絕緣埋層的襯底的制備方法的具體實施方式。附圖I所示是本專利技術具體實施方式所述方法的實施步驟流程圖，包括步驟S10，提供器件襯底和支撐襯底；步驟S11，采用離子注入在器件襯底中形成腐蝕自停止層，并將器件襯底分離成犧牲層和器件層；步驟S12，在支撐襯底的正面和背面均形成絕緣層；步驟S13，以支撐襯底正面的絕緣層的暴露表面以及器件襯底的器件層的暴露表面為鍵合面，將器件襯底和支撐襯底鍵合在一起；步驟S14，采用旋轉腐蝕工藝除去犧牲層和腐蝕自停止層，形成由器件層、絕緣層和支撐襯底構成的帶有絕緣埋層的襯底。附圖2A所示，參考步驟S10，提供器件襯底200和支撐襯底290。上述兩襯底可以 是輕摻雜也可以是重摻雜Si襯底或者其他半導體襯底，可以是P型也可以是η型摻雜襯底，摻雜劑可以是B、P、As也可以是別的雜質元素。尤其是支撐襯底290，其選擇材料范圍更為廣泛，甚至于不限于是半導體襯底。附圖2Β所示，參考步驟SI I，采用離子注入在器件襯底200中形成腐蝕自停止層203，并將器件襯底200分離本文檔來自技高網...

【技術保護點】
一種采用選擇性腐蝕制備帶有絕緣埋層的襯底的制備方法，其特征在于，包括如下步驟：提供器件襯底和支撐襯底；采用離子注入在器件襯底中形成腐蝕自停止層，并將器件襯底分離成犧牲層和器件層；在支撐襯底的正面和背面均形成絕緣層；以支撐襯底正面的絕緣層的暴露表面以及器件襯底的器件層的暴露表面為鍵合面，將器件襯底和支撐襯底鍵合在一起；采用旋轉腐蝕工藝除去犧牲層和腐蝕自停止層，形成由器件層、絕緣層和支撐襯底構成的帶有絕緣埋層的襯底。

【技術特征摘要】
1.一種采用選擇性腐蝕制備帶有絕緣埋層的襯底的制備方法，其特征在于，包括如下步驟 提供器件襯底和支撐襯底； 采用離子注入在器件襯底中形成腐蝕自停止層，并將器件襯底分離成犧牲層和器件層； 在支撐襯底的正面和背面均形成絕緣層； 以支撐襯底正面的絕緣層的暴露表面以及器件襯底的器件層的暴露表面為鍵合面，將器件襯底和支撐襯底鍵合在一起； 采用旋轉腐蝕工藝除去犧牲層和腐蝕自停止層，形成由器件層、絕緣層和支撐襯底構成的帶有絕緣埋層的襯底。2.根據權利要求I所述的采用選擇性腐蝕制備帶有絕緣埋層的襯底的制備方法，其特征在于，在支撐襯底的正面和背面均形成絕緣層...

【專利技術屬性】
技術研發人員：魏星，曹共柏，張苗，張峰，王曦，
申請(專利權)人：上海新傲科技股份有限公司，中國科學院上海微系統與信息技術研究所，
類型：發明
國別省市：